JPH01132162A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、高速・高周波動作が可能な半導体装置の製
造方法に関するものである。

［従来の技術］ 第３Ａ図〜第３Ｈ図は、従来の半導体装置の製造方法を
示す断面図である。

第３Ａ図に示すように、まず、シリコン基板１の上部に
Ｐ＋型埋込み領域２とＮ＋型埋込み用領域３とが形成さ
れ、さらにその上にｎ型エピタキシャル層４が形成され
る。次に、第３Ｂ図に示すように、エピタキシャル層４
の上に、コレクタ拡散領域に対応する部分を除き、酸化
膜５が形成される。第３Ｃ図に示す工程では、リンを拡
散することにより、ｎ＋型コレクタウオール領域６が形
成される。第３Ｄ図に示す工程では、ベースコンタクト
領域および分離領域に対応する部分の酸化膜５が除去さ
れ、Ｐ＋型の深いベース領域７が形成されるとともに、
Ｐ＋型埋込み領域２に接する分離領域８が形成される。

さらに、第３Ｅ図に示す工程で浅いベース領域９が形成
され１．第３Ｆ図に示す工程でベース領域９内にエミッ
タ領域１０が形成される。さらに、ｍ３０図に示すよう
に保護膜１１が形成される。そして、第３Ｈ図に示すよ
うに、コレクタウオール領域６、ベース領域７およびエ
ミッタ領域１０にそれぞれ金属配線１１がコンタクトさ
せられ、その上に最終保護膜１２が形成されればバイポ
ーラ集積回路装置が得られる。

［発明が解決しようとする問題点］ 前記従来のバイポーラ集積回路装置の製造方法の場合、
絶縁分離用の分離領域８とベース領域７、ベース領域９
とコレクタウオール領域６、およびコレクタウオール領
域６と分離領域８の各間に、これら不純物領域が接続し
ないように、十分な余裕を設けなければならない。すな
わち、従来の製造方法では、これらの領域を形成する各
工程においてそれぞれの位置合わせに余裕をとる必要が
あり、その結果トランジスタの不活性領域の面積を大き
くしなければならなかった。また、拡散工程が多くなる
とそれだけ大きな余裕をとる必要が生じ、さらに素子面
積を大きくしなければならなくなって、高周波特性を損
う原因となっていた。

この発明は、前記問題点を解消するためになされたもの
で、各工程において位置合わせの余裕を持つ必要性をな
くし、高集積で高周波特性に優れた半導体装置を得るこ
とのできる製造方法を提供することにある。

［問題点を解決するための手段］ 本発明に係る半導体装置の製造方法は；半導体基板に一
導電型埋込み領域と逆導電型埋込み領域とを形成する工
程と、 半導体基板上に一導電型エピタキシャル層を形成する工
程と、 エピタキシャル層のベース領域、コレクタ領域および分
離領域となる領域上にマスク層を設けるとともに、その
マスク層をマスクとしてエピタキシャル層表面に酸化膜
を形成する工程と、コレクタ領域のマスク層を除去し、
前記酸化膜をマスクとして不純物を拡散し、エピタキシ
ャル層にベース領域、コレクタ領域および分離領域を形
成する工程と、 ベース領域の中にエミッタ領域を形成する工程と、 を含むことを特徴としている。

［作用］ この発明における半導体装置の製造方法では、エピタキ
シャル層のベース領域、コレクタ領域および分離領域と
なる領域上にマスク層を設けるとともに、そのマスク層
をマスクとしてエピタキシャル層表面に酸化膜を形成す
る。この酸化膜がこれ以後の工程においてマスクとして
働き、分離領域とベース領域、ベース領域とコレクタ領
域、およびコレクタ領域と分離領域との各間に介在して
、これらの不純物領域が接続しないように機能する。

したがって、各不純物領域間の位置合わせはこの酸化膜
により一義的に決定されるので、位置合わせに余裕をと
る必要がなくなる。この結果、位置合わせに余裕を持た
せることにより素子面積が増大してしまうという従来の
問題点は解消され、優れた高周波特性を備えた半導体装
置が得られるようになる。

［実施例］ まず、本発明に係る製造方法によって製造される半導体
装置の一例を第１図に示す。

第１図において、シリコン基板１０上には、１対のＰ型
埋込み領域１１．１１と、その間に配置されたＮ生型埋
込み領域１２とが形成されている。

シリコン基板１０の上にはｎ型エピタキシャル層１３が
形成されている。Ｐ＋型埋込み領域１１の上方において
、ｎ型エピタキシャル層１３内には分離領域１４が形成
され、分離領域１４の下端はＰ＋型埋込み領域１１に接
触している。Ｎ生型埋込み領域１２の上方において、ｎ
型エピタキシャル層１３内にはコレクタウオール領域１
５が形成され、コレクタウオール領域゛１５の下端がＮ
＋型埋込み領域１２に接触している。Ｎ＋埋込み領域１
２の上方には、ｎ型エピタキシャル層１３を介在させた
位置に、深いベース領域１６と浅いベース領域１７とが
形成されている。浅いベース領域１７内において、その
上部にはエミッタ領域１８が形成されている。また、コ
レクタウオール領域１５の上端部には、より不純物濃度
の濃いコレクタウオール領域部１９が形成されている。

ｎ型エピタキシャル層１３の上には、酸化膜２０が形成
されている。酸化膜２０において、分離領域１４とベー
ス領域１６との間、ベース領域１７とコレクタウオール
領域１５との間、およびコレクタウオール領域１５と分
離領域１４との間は厚く形成されている。ベース領域１
６の上端面にはベース用金属配ｖＡ２１がコンタクトし
ている。

エミッタ領域１８の上端面にはエミッタ用金属配線２２
がコンタクトしている。そして、コレクタウオール領域
部１９の上端面にはコレクタ用金属配線２３がコンタク
トしている。また、酸化膜２０の上には絶縁膜２４が形
成され、さらにその上には、金属配線２１，２２．２３
を含め全体を覆うように最終保護膜２５が形成されてい
る。

次に、前記半導体装置の機能を説明する。Ｎ＋型埋込み
領域１２およびコレクタウオール領域１５は、トランジ
スタのコレクタを構成している。

そして、エミッタ領域はトランジスタのエミッタを構成
し、ベース領域１６．１７はトランジスタのベースを構
成している。すなわち、これらの構成によって１個のト
ランジスタが形成されている。

この半導体装置では、後述するように、本発明特有の効
果に基づいて、分離領域１４とベース領域１６との間、
ベース領域１７とコレクタウオール領域１５と間および
、コレクタウオール領域１５と分離領域１４との間が、
従来に比べて狭く構成されている。この結果、トランジ
スタの不活性領域の面積が従来よりも小さく設定されて
いる。

すなわち、この半導体装置では、従来よりも素子面積が
小さくなり、高周波特性が改善されていることになる。

よって、この半導体装置によれば、超高速・超高周波動
作が可能となる。

次に、本発明に係る半導体装置の製造方法を説明する。

まず、Ｐ型シリコン基板１０の上部にＮ中型埋込み領域
１２と絶縁分離用のＰ＋型埋込み領域１１とを形成し、
さらに、その上にｎ型エピタキシャル層１３を形成して
、第２Ａ図に示す構造を得る。次に、第２Ｂ図に示すよ
うに、エピタキシャル層１３の上に、化学気相成長法を
用いて、約５００Ａの厚さのパッド酸化１１１１２０ａ
とその上の約８００Ａの厚さの窒化膜２６とを形成する
。そして、写真食刻工程により、不純物の拡散予定領域
以外の位置にある窒化膜２６を、フレオンプラズマによ
って除去する。

次に、この窒化膜２６をマスクとして選択酸化し、約８
０００Ａの厚さの酸化膜２０を形成する。

この際、酸化膜２０のうち窒化膜２６で覆われた部分は
酸化が進まず、厚みは約５０ＯＡのままである。第２Ｄ
図に示す工程では、コレクタウオール領域１５を形成す
る範囲の窒化膜２６のみを除去する。そして、リン（Ｐ
＋）の拡散を、窒化膜２６と酸化膜２０とをマスクとし
て行ない、コレクタウオール領域１５を形成する。第２
Ｅ図に示す工程では、絶縁分離用のＰ＋層として分離領
域１４と、ベースコンタクト用のＰ中層としてのベース
領域１６とを形成するため、それらの配置される予定の
表面の窒化［１２６のみを除去し、ホウ素（Ｂ＋）の拡
散を行なう。これにより、分離領域１４およびベース領
域１６が形成される。次に、残った窒化膜２６をすべて
除去し、ベース領域１６の近くに浅いベース領域１７を
形成するべく、ホウ素（Ｂ＋）のイオン注入を第２Ｆ図
に示すように行なう。第２Ｇ図に示す工程では、エミッ
タ領域１８とコレクタコンタクト領域１５に対応する位
置において酸化層２０を除去し、ヒ素（Ａｓ中）のイオ
ン注入を行なうことによって、ｎ”Ｍであるエミッタ領
域１８およびコレクタウオール領域部１９を形成する。

さらに、第２Ｈ図に示すように、上方から絶縁膜２４を
形成する。そして、酸化膜２０と絶縁膜２４とにおいて
、ベース領域１６、エミッタ領域１８およびコレクタウ
オール領域部１９に対応する部分を除去する。続いて、
金属配線２１，２２゜２３を、ベース領域１６、エミッ
タ領域１８およびコレクタウオール領域部１９にそれぞ
れコンタクトさせる。さらに、最終保護膜２５で全体を
覆えば第１図に示す半導体装置が得られる。

前記製造工程では、上述のように、エピタキシャル層１
３のベース領域１６，１７、コレクタ領域１２．１５．
１９および分離領域１４となる領域上に窒化膜１６を設
けるとともに、その窒化膜２６をマスクとしてエピタキ
シャル層１３の表面に肉厚の酸化膜２０を形成する。こ
の肉厚の酸化膜２０は、以後の工程を実行するに際し、
分離領域１４とベース領域１６、ベース領域１７とコレ
クタウオール領域１５、およびコレクタウオール領域１
５と分離領域１４の各間において、これら不純物領域同
士が接続しないように機能する。すなわち、これらの不
純物拡散領域間の位置合わせは酸化膜２０により一義的
に決定されるため、位置合わせに余裕を持たせることに
より素子面積が増大するという従来の不具合は解消され
る。

なお、前記実施例ではＮＰＮトランジスタについてのみ
説明したが、酸化膜と分離領域とで囲まれた島内には、
ＰＮＰトランジスタ、抵抗、ダイオードなども形成する
ことが可能である。

［発明の効果］ 本発明に係る半導体装置の製造方法によれば、エピタキ
シャル層のベース領域、コレクタ領域および分離領域と
なる領域上にマスク層を設けるとともに、そのマスク層
をマスクとしてエピタキシャル層表面に酸化膜を形成し
、それ以後の工程において酸化膜をマスクとして働かせ
るので、不純物拡散領域間の位置合わせが当該酸化膜に
より一義的に決定されることになる。このため、位置合
わせに余裕を持たせることにより素子面積が増大してし
まうという従来の問題点が解消できるようになる。その
結果、本発明に基づいて得られた半導体装置では、素子
面積を従来より小さくすることができるようになって、
優れた高周波特性を得ることができるようになる。すな
わち、本発明によれば、超高速・超高周波動作が可能な
半導体装置を得ることができるようになる。

【図面の簡単な説明】

第１図は本発明に係る製造方法によって製造された半導
体装置の一例を示す縦断面部分図である。 第２Ａ図ないし第２Ｈ図は、本発明に係る製造方法を示
す半導体装置の縦断面部分図である。第３八図ないし第
３Ｈ図は、従来の製造方法を示す縦断面部分図である。 ゛ １０はシリコン基板、１１はＰ＋型埋込み領域、１２は
Ｎ＋型埋込み領域、１３はエピタキシャル層、１４は分
離領域、１５はコレクタウオール領域、１６．１７はベ
ース領域、１８はエミッタ領域、２０は酸化膜、２０ａ
はパッド酸化膜、２６は窒化膜である。

Claims (1)

1. 【特許請求の範囲】 　半導体基板に一導電型埋込み領域と逆導電型埋込み領
   域とを形成する工程と、 前記半導体基板上に一導電型エピタキシャル層を形成す
   る工程と、 前記エピタキシャル層のベース領域、コレクタ領域およ
   び分離領域となる領域上にマスク層を設けるとともに、
   そのマスク層をマスクとして前記エピタキシャル層表面
   に酸化膜を形成する工程と、コレクタ領域の前記マスク
   層を除去し、前記酸化膜をマスクとして不純物を拡散し
   、前記エピタキシャル層に前記ベース領域、コレクタ領
   域および分離領域を形成する工程と、 前記ベース領域の中にエミッタ領域を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。