JPH01162441A - デジタルクロツク再生装置のための補正信号の発生方法及び位相センサ - Google Patents
デジタルクロツク再生装置のための補正信号の発生方法及び位相センサInfo
- Publication number
- JPH01162441A JPH01162441A JP63294845A JP29484588A JPH01162441A JP H01162441 A JPH01162441 A JP H01162441A JP 63294845 A JP63294845 A JP 63294845A JP 29484588 A JP29484588 A JP 29484588A JP H01162441 A JPH01162441 A JP H01162441A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- input side
- flop
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims description 16
- 238000005070 sampling Methods 0.000 claims abstract description 23
- 238000012360 testing method Methods 0.000 claims description 23
- 230000008929 regeneration Effects 0.000 claims description 12
- 238000011069 regeneration method Methods 0.000 claims description 12
- ILYCWAKSDCYMBB-OPCMSESCSA-N dihydrotachysterol Chemical compound C1(/[C@@H]2CC[C@@H]([C@]2(CCC1)C)[C@H](C)/C=C/[C@H](C)C(C)C)=C\C=C1/C[C@@H](O)CC[C@@H]1C ILYCWAKSDCYMBB-OPCMSESCSA-N 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 2
- 238000011084 recovery Methods 0.000 claims description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 3
- 239000008186 active pharmaceutical agent Substances 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 12
- 230000000630 rising effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、デジタル信号と、前記デジタル信号に対応す
る第１のデータ補助クロック信号との間の所定の間隔に
到達した際にデジタルクロック再生装置のための補正信
号を発生する方法であって、 前記第１のデータ補助クロック信号は、前記デジタル信
号のピント伝送速度より若干大きいか又は小さい互いに
同一の周波数で、互いに同一の位相間隔を有する複数の
補助クロック信号のうちの１つの補助クロック信号が位
相間隔によって選択されたものである、デジタルクロッ
ク再生装置のための補正信号の発生方法及び位相センサ
に関する。
る第１のデータ補助クロック信号との間の所定の間隔に
到達した際にデジタルクロック再生装置のための補正信
号を発生する方法であって、 前記第１のデータ補助クロック信号は、前記デジタル信
号のピント伝送速度より若干大きいか又は小さい互いに
同一の周波数で、互いに同一の位相間隔を有する複数の
補助クロック信号のうちの１つの補助クロック信号が位
相間隔によって選択されたものである、デジタルクロッ
ク再生装置のための補正信号の発生方法及び位相センサ
に関する。
従来の技術
このような方法は２つの旧提案の基礎である。第１の提
案（特願昭第６２−２８８６０８号）においては位相セ
ンサは、データ補助クロック信号における有効な側縁が
デジタル信号の側縁に、所定の時間間隔より小さい時間
間隔だけ接近すると補正信号を送出する。この位相セン
サは遅延装置を必要とする。第２の提案（ドイツ特許出
願第Ｐ３７３６３５１．４号明細書）においては、補正
信号はデジタル信号における有効な側縁と、同様に補助
クロック信号から導出され、データ補助クロック信号と
同一の周波数を有し、このデータ補助クロック信号に対
して特定の値だけ位相がシフトされている特別のクロッ
ク信号との側縁とが一致すると得られる発明が解決しよ
うとする課題 本発明の課題は、遅延装置を使用せずそして特別のクロ
ック信号を用いないで実現することができ、従って、ビ
ット伝送速度が３４Ｍｂｉｔ ／ ｓに等しいか又はこ
れを上回る場合にも集積技術で実施することができる方
法を提供することにある。
案（特願昭第６２−２８８６０８号）においては位相セ
ンサは、データ補助クロック信号における有効な側縁が
デジタル信号の側縁に、所定の時間間隔より小さい時間
間隔だけ接近すると補正信号を送出する。この位相セン
サは遅延装置を必要とする。第２の提案（ドイツ特許出
願第Ｐ３７３６３５１．４号明細書）においては、補正
信号はデジタル信号における有効な側縁と、同様に補助
クロック信号から導出され、データ補助クロック信号と
同一の周波数を有し、このデータ補助クロック信号に対
して特定の値だけ位相がシフトされている特別のクロッ
ク信号との側縁とが一致すると得られる発明が解決しよ
うとする課題 本発明の課題は、遅延装置を使用せずそして特別のクロ
ック信号を用いないで実現することができ、従って、ビ
ット伝送速度が３４Ｍｂｉｔ ／ ｓに等しいか又はこ
れを上回る場合にも集積技術で実施することができる方
法を提供することにある。
課題を解決するための手段
冒頭に記載の形式の方法から出発して上記課題は、前記
データ補助クロック信号が前記デジタル信号のパルスの
前縁により、標本における状態変化を介して、前記デー
タ補助クロック信号における選択された側縁の種類に属
する１つの側縁が検出されるまで標本化され次いで補正
信号（Ｋ）が発生されることにより解決される１つの有
利な実施例においては、補正信号の持続する間は標本化
は阻止される。
データ補助クロック信号が前記デジタル信号のパルスの
前縁により、標本における状態変化を介して、前記デー
タ補助クロック信号における選択された側縁の種類に属
する１つの側縁が検出されるまで標本化され次いで補正
信号（Ｋ）が発生されることにより解決される１つの有
利な実施例においては、補正信号の持続する間は標本化
は阻止される。
別の１つの有利な実施例においては、第１のデータ補助
クロック信号として１つの対称形パルスを選択し、 検出のために選択する側縁の種類が、この種類に属する
側縁において、所定の位相間隔が０．５ＵＩに選択され
ているものである。
クロック信号として１つの対称形パルスを選択し、 検出のために選択する側縁の種類が、この種類に属する
側縁において、所定の位相間隔が０．５ＵＩに選択され
ているものである。
所定の位相間隔又は決められている時間間隔は基準とし
て有効であり、その際に、データ補助クロック信号にお
ける有効な側縁と、デジタル信号のパルスの前縁との間
の測定された位相間隔又は時間間隔は、所定の領域の中
で連続的に変化する。測定された間隔がその基準に到達
すると補正信号が発生される。
て有効であり、その際に、データ補助クロック信号にお
ける有効な側縁と、デジタル信号のパルスの前縁との間
の測定された位相間隔又は時間間隔は、所定の領域の中
で連続的に変化する。測定された間隔がその基準に到達
すると補正信号が発生される。
発明の効果
本発明の方法は、遅延回路を必要とせず、又特別のクロ
ック信号も必要としないので、ビット伝送速度が３４Ｍ
ｂｉｔ／ｓを上回る場合でも集積技術で実現でき、又本
発明の方法により位相センサを僅かなコストで集積技術
で実現することができる長所を有する。
ック信号も必要としないので、ビット伝送速度が３４Ｍ
ｂｉｔ／ｓを上回る場合でも集積技術で実現でき、又本
発明の方法により位相センサを僅かなコストで集積技術
で実現することができる長所を有する。
実施例
次に本発明を実施例に基づいて図を用いて説明する。第
１図は、標本化及び保持回路３と、補正信号Ｋを発生す
る補正信号発生装置６とを備えている２進デジタル信号
ＤＳＩの本発明による位相検出器を示している。第２図
は、対応するパルスを示している。
１図は、標本化及び保持回路３と、補正信号Ｋを発生す
る補正信号発生装置６とを備えている２進デジタル信号
ＤＳＩの本発明による位相検出器を示している。第２図
は、対応するパルスを示している。
入力側１に供給されるデジタル信号ＤＳＩの前縁は、入
力側２に供給されるデータ補助クロック信号ＤＨＴＩに
対する周波数偏差の正負極性に依存して、データ補助ク
ロック信号ＤＨＴ１における選定された立ち下がり側縁
の左側のみ又は右側のみでクロック周期毎に動く。第２
図においては、これらの側縁は、実線により示されてい
る瞬時位相位置に到達するまで、破線により示されてい
るように右方向へ移動する。
力側２に供給されるデータ補助クロック信号ＤＨＴＩに
対する周波数偏差の正負極性に依存して、データ補助ク
ロック信号ＤＨＴ１における選定された立ち下がり側縁
の左側のみ又は右側のみでクロック周期毎に動く。第２
図においては、これらの側縁は、実線により示されてい
る瞬時位相位置に到達するまで、破線により示されてい
るように右方向へ移動する。
デジタル信号ＤＳＬのパルスの有効な前縁によりデータ
補助クロック信号ＤＨＴ１が標本化される。標本を評価
することによりデジタル信号の立ち下がり側縁が検出さ
れる。時点ｔ１における標本の状態変化を検出する際に
補正要求信号に１が端子４から取出される。データ補助
クロック信号ＤＨＴＩにおける有効な立ち上がり側縁と
、デジタル信号ＤＳＬのパルスの前縁との間の適切な間
隔である０、５’ＵＩは、データ補助クロック信号ＤＨ
ＴＩの１つの周期の立ち下がり側縁と立ち上がり側縁と
の間の間隔から得られる。所要の精度を得るためにはデ
ータ補助クロック信号ＤＨＴＩの対称度は高くなくては
ならない。これは、集積化する場合には許容誤差とは大
幅に無関係に実現することができる。補正信号発生装置
６の出力側７から補正信号Ｋがデータ補助クロック信号
ＤＨＴＩに同期して取出される。
補助クロック信号ＤＨＴ１が標本化される。標本を評価
することによりデジタル信号の立ち下がり側縁が検出さ
れる。時点ｔ１における標本の状態変化を検出する際に
補正要求信号に１が端子４から取出される。データ補助
クロック信号ＤＨＴＩにおける有効な立ち上がり側縁と
、デジタル信号ＤＳＬのパルスの前縁との間の適切な間
隔である０、５’ＵＩは、データ補助クロック信号ＤＨ
ＴＩの１つの周期の立ち下がり側縁と立ち上がり側縁と
の間の間隔から得られる。所要の精度を得るためにはデ
ータ補助クロック信号ＤＨＴＩの対称度は高くなくては
ならない。これは、集積化する場合には許容誤差とは大
幅に無関係に実現することができる。補正信号発生装置
６の出力側７から補正信号Ｋがデータ補助クロック信号
ＤＨＴＩに同期して取出される。
第２の旧提案とは異なりこれは、補助クロック信号から
導出される特別のクロック信号なしに実現される。
導出される特別のクロック信号なしに実現される。
第３図は、半波ＤＳ２ａとＤＳ２ｂとを有するバイポー
ラデジタル信号のための本発明による位相センサを示し
ている。第２の半波ＤＳ２ｂのために別の１つの標本化
及び保持回路１０が導入されている。補正信号Ｋを発生
する補正信号発生装置６ａの２つの入力側には、２つの
標本化及び保持回路３と１０とから補正要求信号に１と
に２とが供給される。補正信号発生装置６ａは２つの補
正要求信号に１とに２とのＯＲ論理処理をする。
ラデジタル信号のための本発明による位相センサを示し
ている。第２の半波ＤＳ２ｂのために別の１つの標本化
及び保持回路１０が導入されている。補正信号Ｋを発生
する補正信号発生装置６ａの２つの入力側には、２つの
標本化及び保持回路３と１０とから補正要求信号に１と
に２とが供給される。補正信号発生装置６ａは２つの補
正要求信号に１とに２とのＯＲ論理処理をする。
第４図は、テスト入力側を有する市販のＤフリップフロ
ップのブロック回路図である。このブロック回路図には
Ｄフリップフロップ１６の他にインバータ１２とＡＮＤ
ゲート１３及び１４とＯＲゲート１５とが示されている
。
ップのブロック回路図である。このブロック回路図には
Ｄフリップフロップ１６の他にインバータ１２とＡＮＤ
ゲート１３及び１４とＯＲゲート１５とが示されている
。
Ｄ入力側とクロック入力側ＣＰとリセット入力側百と、
Ｑ出力側とＱ出力側との他にテスト入力側ＴＩとテスト
イネーブル入力側ＴＥとが設けられている。
Ｑ出力側とＱ出力側との他にテスト入力側ＴＩとテスト
イネーブル入力側ＴＥとが設けられている。
第５図は、負の周波数偏差値により作動するクロック信
号再生装置の中で使用可能な本発明による位相センサを
詳細に示している。２進デジタル信号ＤＳＬのために、
実線で示されている回路部分が必要である。バイポーラ
デジタル信号ＤＳ２ａとＤＳ２ｂとのために付加的に、
破線で示されている回路部分が必要である。この装置は
、単一のＤフリップフロップ３ａと１０ａとを備えてい
る標本化及び保持回路と、補正信号Ｋを発生する補正信
号発生装置６ａｌとから成る。補正信号発生装置６ａｌ
は、ＮＡＮＤゲート１７ａと、テスト入力側を有するＤ
フリップフロップ１８とを備えている第１段と、テスト
入力側を有するＤフリップフロップ１９を備えている第
２段と、ＡＮＤゲート２０を備えている第３段とを有す
る。
号再生装置の中で使用可能な本発明による位相センサを
詳細に示している。２進デジタル信号ＤＳＬのために、
実線で示されている回路部分が必要である。バイポーラ
デジタル信号ＤＳ２ａとＤＳ２ｂとのために付加的に、
破線で示されている回路部分が必要である。この装置は
、単一のＤフリップフロップ３ａと１０ａとを備えてい
る標本化及び保持回路と、補正信号Ｋを発生する補正信
号発生装置６ａｌとから成る。補正信号発生装置６ａｌ
は、ＮＡＮＤゲート１７ａと、テスト入力側を有するＤ
フリップフロップ１８とを備えている第１段と、テスト
入力側を有するＤフリップフロップ１９を備えている第
２段と、ＡＮＤゲート２０を備えている第３段とを有す
る。
デジタル形集積Ｄフリップフロップ−セルにより実現さ
れた位相センサは特別の条件の下で動作する。Ｄフリッ
プフロップが確実に切換ねるようにするためには、クロ
ック制御が行われる間にＤ入力側に供給される信号の状
態が変化されないことが保証されなくてはならない。そ
うでない場合には不安定な切換動作が行われ、ひいては
Ｄフリップフロップの初期状態を決めることができない
場合がある。このようにして準安定状態が生ずることが
ある。しかし位相センサがデータ補助クロック信号ＤＨ
Ｔ１における切換えを検出するのに用いられるので、不
安定な切換動作が発生する確率が比較的高い。従って補
正要求信号に１が度々不安定になる。しかし、補正要求
信号に１を多段階に標本化することにより準安定状態を
抑圧することができる。これは、補正信号Ｋを同期で発
生する場合に、テスト入力側を有するＤフリップフロッ
プにより２段で実現される。補正信号Ｋを発生すること
と、リセットを行なうこととはデータ補助クロック信号
ＤＨＴＩに同期して行われる。
れた位相センサは特別の条件の下で動作する。Ｄフリッ
プフロップが確実に切換ねるようにするためには、クロ
ック制御が行われる間にＤ入力側に供給される信号の状
態が変化されないことが保証されなくてはならない。そ
うでない場合には不安定な切換動作が行われ、ひいては
Ｄフリップフロップの初期状態を決めることができない
場合がある。このようにして準安定状態が生ずることが
ある。しかし位相センサがデータ補助クロック信号ＤＨ
Ｔ１における切換えを検出するのに用いられるので、不
安定な切換動作が発生する確率が比較的高い。従って補
正要求信号に１が度々不安定になる。しかし、補正要求
信号に１を多段階に標本化することにより準安定状態を
抑圧することができる。これは、補正信号Ｋを同期で発
生する場合に、テスト入力側を有するＤフリップフロッ
プにより２段で実現される。補正信号Ｋを発生すること
と、リセットを行なうこととはデータ補助クロック信号
ＤＨＴＩに同期して行われる。
この位相センサの動作を次に第６図のパルス線図を用い
て説明する。入力側２１に供給される、論理値“′Ｌ”
を有する調整信号ＥはすべてのＤフリップフロップ３ａ
及び１０ａ及び１８及び１９を初期状態にセットする。
て説明する。入力側２１に供給される、論理値“′Ｌ”
を有する調整信号ＥはすべてのＤフリップフロップ３ａ
及び１０ａ及び１８及び１９を初期状態にセットする。
Ｄフリップフロップ１８及び１９のζ出力側と、ＡＮＤ
ゲート２０の出力側とから論理値“′Ｌ′′が取出され
る。このようにしてＤフリップフロップ３ａ及び１０ａ
のζ出力側から論理値ＩＩ ＨＩ＋が取出され、次いで
ＮＡＮＤゲート１７ａの出力側から論理値“Ｌ′″が取
出される。Ｄフリップフロップ１９のζ出力側からＤフ
リップフロップ１８及び１９のＴＥ入力側への帰還結合
を介してＤフリップフロップ１８及び１９はＤモードに
切換えられる。この状態は、標本値が論理値“Ｌ′”を
有する限り維持される。これは、Ｄフリップフロップ３
ａのζ出力側において論理値パＨ”に対応する。これに
対して標本値が論理値”Ｈ” （ｔ１）を有し、従っ
てζ出力側から論理値” Ｌ ”が取出される場合には
これは補正要求信号に１を意味する。この補正要求信号
に１はデータ補助クロック信号ＤＨＴＩの、この場合に
有効である立ち上がり側縁によりＮＡＮＤゲート１７ａ
を介してＤフリップフロップの中に補正信号に９として
時点ｔ２に書込まれる。
ゲート２０の出力側とから論理値“′Ｌ′′が取出され
る。このようにしてＤフリップフロップ３ａ及び１０ａ
のζ出力側から論理値ＩＩ ＨＩ＋が取出され、次いで
ＮＡＮＤゲート１７ａの出力側から論理値“Ｌ′″が取
出される。Ｄフリップフロップ１９のζ出力側からＤフ
リップフロップ１８及び１９のＴＥ入力側への帰還結合
を介してＤフリップフロップ１８及び１９はＤモードに
切換えられる。この状態は、標本値が論理値“Ｌ′”を
有する限り維持される。これは、Ｄフリップフロップ３
ａのζ出力側において論理値パＨ”に対応する。これに
対して標本値が論理値”Ｈ” （ｔ１）を有し、従っ
てζ出力側から論理値” Ｌ ”が取出される場合には
これは補正要求信号に１を意味する。この補正要求信号
に１はデータ補助クロック信号ＤＨＴＩの、この場合に
有効である立ち上がり側縁によりＮＡＮＤゲート１７ａ
を介してＤフリップフロップの中に補正信号に９として
時点ｔ２に書込まれる。
この書込み動作が安定して行われた場合には、データ補
助クロック信号ＤＨＴ１の次の周期において事前補正信
号に′″によりＤフリップフロップ１９のζ出力側から
同期して補正信号Ｋがは行われない。論理値“Ｈ′“を
有する補正信号には同時にＤフリップフロップ１８及び
１９をテスト入力側ＴＩに切換え、テスト入力側ＴＩは
入力側２２を介して論理値”Ｌ″′に切換えられ、この
ようにして、データ補助クロック信号ＤＨＴＩにおける
次の周期の中で時点Ｌ４での補正信号は遮断される。補
正信号Ｋにより時点ｔ３で補正信号Ｋにおいて切換えＵ
Ｓが行われ、その際に、次のＤＨＴ周期における有効な
側縁はこの切換えにより補助クロック信号の位相間隔で
時点ｔ４で前方ヘシフトされ、このようにして位相補償
が行われる。補正信号Ｋが発生する間（時点ｔ２とｔ４
との間）にＤフリップフロップ１８及び１９のζ出力側
はＡＮＤゲート２０を介して、引続いて標本化がおこな
われることを阻止する。時点ｔ５で位相センサは新たに
、Ｄ）ＩＴＩに対するデジタル信号ＤＳＩの位相位置を
標本化された標本により検査する。
助クロック信号ＤＨＴ１の次の周期において事前補正信
号に′″によりＤフリップフロップ１９のζ出力側から
同期して補正信号Ｋがは行われない。論理値“Ｈ′“を
有する補正信号には同時にＤフリップフロップ１８及び
１９をテスト入力側ＴＩに切換え、テスト入力側ＴＩは
入力側２２を介して論理値”Ｌ″′に切換えられ、この
ようにして、データ補助クロック信号ＤＨＴＩにおける
次の周期の中で時点Ｌ４での補正信号は遮断される。補
正信号Ｋにより時点ｔ３で補正信号Ｋにおいて切換えＵ
Ｓが行われ、その際に、次のＤＨＴ周期における有効な
側縁はこの切換えにより補助クロック信号の位相間隔で
時点ｔ４で前方ヘシフトされ、このようにして位相補償
が行われる。補正信号Ｋが発生する間（時点ｔ２とｔ４
との間）にＤフリップフロップ１８及び１９のζ出力側
はＡＮＤゲート２０を介して、引続いて標本化がおこな
われることを阻止する。時点ｔ５で位相センサは新たに
、Ｄ）ＩＴＩに対するデジタル信号ＤＳＩの位相位置を
標本化された標本により検査する。
バイポーラデジタル信号ＤＳ２ａ及びＤＳ２ｂが入力側
１及び８に印加されている場合には補正信号には補正要
求信号に１と補正要求信号に２との双方により発生され
る。
１及び８に印加されている場合には補正信号には補正要
求信号に１と補正要求信号に２との双方により発生され
る。
第７図は、正の周波数偏差により動作するクロック信号
再生装置のための２段パイジンクロン位相センサを示し
ている。パイジンクロンとは、切換えのための遅延時間
補償を行なうための補正信号Ｋが、導出された第２のデ
ータ補助クロック信号ＤＨＴ２に同期して発生され、そ
の際に標本化及び保持回路３ａ及び１０ａと、標本化及
び保持回路３ａ及び１０ａと固定接続されているリセッ
ト段２６ないし３０とが引続いてデータ補助クロック信
号ＤＨＴＩと同期して動作することを意味する。
再生装置のための２段パイジンクロン位相センサを示し
ている。パイジンクロンとは、切換えのための遅延時間
補償を行なうための補正信号Ｋが、導出された第２のデ
ータ補助クロック信号ＤＨＴ２に同期して発生され、そ
の際に標本化及び保持回路３ａ及び１０ａと、標本化及
び保持回路３ａ及び１０ａと固定接続されているリセッ
ト段２６ないし３０とが引続いてデータ補助クロック信
号ＤＨＴＩと同期して動作することを意味する。
本装置は標本化及び保持回路としてＤフリップフロップ
３ａを備え、バイポーラデジタル信号を処理する場合に
は付加的にＤフリップフロップ１０ａを備えている。回
路の残りの部分は、補正信号Ｋを発生するための補正信
号発生装置６ａ２である。補正信号発生装置６ａ２は、
ＮＡＮＤゲート１７ｂとＤフリップフロップ２３とを備
えている第１段と、テスト入力側を有するＤフリップフ
ロップ２４を備えている第２段と、インバータ２７とＮ
ＡＮＤゲート２６及び２９とＯＲゲート２８とＮＯＲゲ
ート３０とＤフリップフロップ２５とを備えているリセ
ット段とを有する。この装置の動作は第８図のパルス線
図に示されている。
３ａを備え、バイポーラデジタル信号を処理する場合に
は付加的にＤフリップフロップ１０ａを備えている。回
路の残りの部分は、補正信号Ｋを発生するための補正信
号発生装置６ａ２である。補正信号発生装置６ａ２は、
ＮＡＮＤゲート１７ｂとＤフリップフロップ２３とを備
えている第１段と、テスト入力側を有するＤフリップフ
ロップ２４を備えている第２段と、インバータ２７とＮ
ＡＮＤゲート２６及び２９とＯＲゲート２８とＮＯＲゲ
ート３０とＤフリップフロップ２５とを備えているリセ
ット段とを有する。この装置の動作は第８図のパルス線
図に示されている。
すべてのＤフリップフロップ３ａ及び２３及び２４及び
２５が直接に又はゲートを介してリセットされることに
より、調整信号Ｅの論理値“Ｌ′により補正信号発生装
置６ａ２が初期値にセットされる。デジタル信号入力側
１には２進デジタル信号ＤＳＬが供給され、データ補助
クロック信号入力側２にはデータ補助クロック信号ＤＨ
ＴＩが供給される。このようにしてＤフリップフロップ
３ａにおいてデータ補助クロック信号ＤＨＴＩはデジタ
ル信号ＤＳＬにより標本化される。標本化の際にＱ出力
側が論理値゛Ｌ”を取ると、これは補正要求信号Ｋｌ
（ｔ１）を意味する。Ｓ入力側を介してリセットの後に
Ｑ出力側は論理値“′Ｈ°”に切換わる。
２５が直接に又はゲートを介してリセットされることに
より、調整信号Ｅの論理値“Ｌ′により補正信号発生装
置６ａ２が初期値にセットされる。デジタル信号入力側
１には２進デジタル信号ＤＳＬが供給され、データ補助
クロック信号入力側２にはデータ補助クロック信号ＤＨ
ＴＩが供給される。このようにしてＤフリップフロップ
３ａにおいてデータ補助クロック信号ＤＨＴＩはデジタ
ル信号ＤＳＬにより標本化される。標本化の際にＱ出力
側が論理値゛Ｌ”を取ると、これは補正要求信号Ｋｌ
（ｔ１）を意味する。Ｓ入力側を介してリセットの後に
Ｑ出力側は論理値“′Ｈ°”に切換わる。
デジタル信号入力側１及び８にバイポーラデジタル信号
の半波ＤＳ２ａ及びＤＳ２’ｂが供給されると、Ｄフリ
ップフロツプから別の１つの補正要求信号に２が発生さ
れる。このようにして第１の段においてＮＡＮＤゲート
１７ｂの２つの入力側のうちの１つの入力側に論理値“
Ｌ”が供給されると、Ｄフリップフロップ２３のＤ入力
側に論理値パＨ゛が供給される。この動作が安定して行
われるとこの論理状態は、データ補助クロック信号ＤＨ
ＴＩに対して固定している位相間隔を有するデータ補助
クロック信号ＤＨＴ２により補正信号に９としてＤフリ
ップフロップ２３の中に書込まれる（ｔ２）。この事前
補正信号Ｋ”は、この信号の中の準安定動作により誤制
御が行われないという前提の下に、切換えを準備するた
めに有利に使用することが可能である。データ補助クロ
ック信号ＤＨＴ２における次の周期においてこの論理値
°゛Ｈ°“は時点ｔ３で第２段のＤフリップフロップ２
４の中に書込まれ、Ｄフリップフロップ２４のＱ出力側
から補正信号Ｋが取出される。この補正信号Ｋにより切
換えＵＳが行われ、その際に、２つのデータ補助クロッ
ク信号ＤＨＴＩ及びＤＨＴ２における有効な側縁は補助
クロック信号の位相間隔で後方にシフトされ、その結果
、時点ｔ４においてこの理論値“Ｈ”はデータ補助クロ
ック信号ＤＨＴＩによりリセット段のＤフリップフロッ
プ２５の中に書込まれ、Ｄフリップフロップ２５のＱ出
力側からリセット信号Ｒ１として同様に論理値“Ｈ′が
取出される。データ補助クロック信号ＤＨＴ１の立ち下
がり側縁（ｔ５）の後にＤフリップフロップ２４はゲー
ト組合せ２６．２８及び２９とリセット入力側を介して
リセットされ、このようにして補正信号Ｋが終了する。
の半波ＤＳ２ａ及びＤＳ２’ｂが供給されると、Ｄフリ
ップフロツプから別の１つの補正要求信号に２が発生さ
れる。このようにして第１の段においてＮＡＮＤゲート
１７ｂの２つの入力側のうちの１つの入力側に論理値“
Ｌ”が供給されると、Ｄフリップフロップ２３のＤ入力
側に論理値パＨ゛が供給される。この動作が安定して行
われるとこの論理状態は、データ補助クロック信号ＤＨ
ＴＩに対して固定している位相間隔を有するデータ補助
クロック信号ＤＨＴ２により補正信号に９としてＤフリ
ップフロップ２３の中に書込まれる（ｔ２）。この事前
補正信号Ｋ”は、この信号の中の準安定動作により誤制
御が行われないという前提の下に、切換えを準備するた
めに有利に使用することが可能である。データ補助クロ
ック信号ＤＨＴ２における次の周期においてこの論理値
°゛Ｈ°“は時点ｔ３で第２段のＤフリップフロップ２
４の中に書込まれ、Ｄフリップフロップ２４のＱ出力側
から補正信号Ｋが取出される。この補正信号Ｋにより切
換えＵＳが行われ、その際に、２つのデータ補助クロッ
ク信号ＤＨＴＩ及びＤＨＴ２における有効な側縁は補助
クロック信号の位相間隔で後方にシフトされ、その結果
、時点ｔ４においてこの理論値“Ｈ”はデータ補助クロ
ック信号ＤＨＴＩによりリセット段のＤフリップフロッ
プ２５の中に書込まれ、Ｄフリップフロップ２５のＱ出
力側からリセット信号Ｒ１として同様に論理値“Ｈ′が
取出される。データ補助クロック信号ＤＨＴ１の立ち下
がり側縁（ｔ５）の後にＤフリップフロップ２４はゲー
ト組合せ２６．２８及び２９とリセット入力側を介して
リセットされ、このようにして補正信号Ｋが終了する。
Ｄフリップフロップ３ａ及び１０ａ及び２３は補正信号
Ｋを介してリセット信号Ｒによりリセットされ、Ｄフリ
ップフロップ２５のＱ出力側がデータ補助クロック信号
ＤＨＴＩにより時点ｔ６で論理値“Ｌ Ｉ＋を取るまで
阻止されている。時点ｔ７でデジタル信号ＤＳＩの位相
位置は新たに検査される。
Ｋを介してリセット信号Ｒによりリセットされ、Ｄフリ
ップフロップ２５のＱ出力側がデータ補助クロック信号
ＤＨＴＩにより時点ｔ６で論理値“Ｌ Ｉ＋を取るまで
阻止されている。時点ｔ７でデジタル信号ＤＳＩの位相
位置は新たに検査される。
データ補助クロック信号ＤＨＴ２の、データ補助クロッ
ク信号ＤＨＴＩに対する位相間隔は、信号遅延時間に整
合して種々に選定することが可能であり、このデータ補
助クロック信号ＤＨＴ２を導入することにより、事前補
正信号Ｋ”における準安定状態が発生する確率が増加す
ることがある。しかし第２段に、テスト入力側を有する
Ｄフリップフロップ２４を設けることにより、このよう
な状態が補正信号Ｋに与える影響を回避することができ
る。
ク信号ＤＨＴＩに対する位相間隔は、信号遅延時間に整
合して種々に選定することが可能であり、このデータ補
助クロック信号ＤＨＴ２を導入することにより、事前補
正信号Ｋ”における準安定状態が発生する確率が増加す
ることがある。しかし第２段に、テスト入力側を有する
Ｄフリップフロップ２４を設けることにより、このよう
な状態が補正信号Ｋに与える影響を回避することができ
る。
双方の位相センサはビット伝送速度≧３４Ｍｂ ｉ ｔ
／ ｓのための集積ＨＣＭＯ３技術により実現可能で
ある。
／ ｓのための集積ＨＣＭＯ３技術により実現可能で
ある。
第１図は２進デジタル信号のための本発明による位相セ
ンサのブロック回路図、第２図は第１図の位相センサの
動作を説明するパルス線図、第３図はバイポーラデジタ
ル信号のための本発明による位相センサのブロック回路
図、第４図はテスト入力側を有する市販のＤフリップフ
ロップのブロック回路図、第５図は第１の本発明の位相
センサを詳細に示しているブロック回路図、第６図は第
１の本発明のパルスセンサの動作を説明するパルス線図
、第７図は第２の本発明のパルスセンサのブロック回路
図、第８図は第２の位相センサの動作を説明するパルス
線図である。 ３・・・標本化及び保持回路、３ａ・・・Ｄフリップフ
ロップ、６・・・補正信号発生装置、６ａ、６ａ１．６
ａ２・・・補正信号発生装置、８・・・デジタル信号入
力側、１０・・・標本化及び保持回路、１０ａ・・・Ｄ
フリップフロップ、１２・・・インバータ、１３・・・
ＡＮＤゲート、 １４・・・ＡＮＤゲート、１５・・・
ＯＲゲート、１６・・・Ｄフリップフロップ、 １７
ａ ・ ＮＡＮＤゲート、 １７ｂ・ ＮＡＮＤゲート
、１８・・・Ｄフリップフロップ、１９・・・Ｄフリッ
プフロップ、２０・・・ＡＮＤゲート、２３・・・Ｄフ
リップフロップ、２４・・・Ｄフリップフロップ、２５
・・・Ｄフリップフロップ、２６・・・ＮＡＮＤゲート
、２７・・・インバータ、２８・・・ＯＲゲート、２９
・・・ＮＡＮＤゲート、３０・・・ＮＯＲゲート、ＤＨ
ＴＩ・・・データ補助クロック信号、ＤＨＴ２・・・デ
ータ補助クロック信号、ＤＳＩ・・・２進デジタル信号
、ＤＳ２ａ・・・バイポーラデジタル信号の第１の半波
、ＤＳ２ｂ・・・バイポーラデジタル信号の第２の半波
、Ｅ・・・調整信号、Ｋ・・・補正信号、Ｋ”・・・事
前補正信号、Ｋ１・・・補正要求信号、Ｋ２・・・補正
要求信号、Ｒ・・・リセット信号、Ｒ”・・・リセット
信号、 代理人 弁理士 矢 野 敏 雄
ンサのブロック回路図、第２図は第１図の位相センサの
動作を説明するパルス線図、第３図はバイポーラデジタ
ル信号のための本発明による位相センサのブロック回路
図、第４図はテスト入力側を有する市販のＤフリップフ
ロップのブロック回路図、第５図は第１の本発明の位相
センサを詳細に示しているブロック回路図、第６図は第
１の本発明のパルスセンサの動作を説明するパルス線図
、第７図は第２の本発明のパルスセンサのブロック回路
図、第８図は第２の位相センサの動作を説明するパルス
線図である。 ３・・・標本化及び保持回路、３ａ・・・Ｄフリップフ
ロップ、６・・・補正信号発生装置、６ａ、６ａ１．６
ａ２・・・補正信号発生装置、８・・・デジタル信号入
力側、１０・・・標本化及び保持回路、１０ａ・・・Ｄ
フリップフロップ、１２・・・インバータ、１３・・・
ＡＮＤゲート、 １４・・・ＡＮＤゲート、１５・・・
ＯＲゲート、１６・・・Ｄフリップフロップ、 １７
ａ ・ ＮＡＮＤゲート、 １７ｂ・ ＮＡＮＤゲート
、１８・・・Ｄフリップフロップ、１９・・・Ｄフリッ
プフロップ、２０・・・ＡＮＤゲート、２３・・・Ｄフ
リップフロップ、２４・・・Ｄフリップフロップ、２５
・・・Ｄフリップフロップ、２６・・・ＮＡＮＤゲート
、２７・・・インバータ、２８・・・ＯＲゲート、２９
・・・ＮＡＮＤゲート、３０・・・ＮＯＲゲート、ＤＨ
ＴＩ・・・データ補助クロック信号、ＤＨＴ２・・・デ
ータ補助クロック信号、ＤＳＩ・・・２進デジタル信号
、ＤＳ２ａ・・・バイポーラデジタル信号の第１の半波
、ＤＳ２ｂ・・・バイポーラデジタル信号の第２の半波
、Ｅ・・・調整信号、Ｋ・・・補正信号、Ｋ”・・・事
前補正信号、Ｋ１・・・補正要求信号、Ｋ２・・・補正
要求信号、Ｒ・・・リセット信号、Ｒ”・・・リセット
信号、 代理人 弁理士 矢 野 敏 雄
Claims (1)
- 【特許請求の範囲】 １、デジタル信号（ＤＳ１；ＤＳ２ａ、ＤＳ２ｂ）と、
前記デジタル信号（ＤＳ１；ＤＳ２ａ、ＤＳ２ｂ）に対
応する第１のデータ補助クロック信号（ＤＨＴ１）との
間の所定の間隔に到達した際における、デジタルクロッ
ク再生装置のための補正信号の発生方法であって、 前記第１のデータ補助クロック信号（ＤＨ Ｔ１）は、前記デジタル信号（ＤＳ１；ＤＳ２ａ、ＤＳ
２ｂ）のビット伝送速度より若干大きいか又は小さい互
いに同一の周波数で、互いに同一の位相間隔を有する複
数の補助クロック信号のうちの１つの補助クロック信号
が位相間隔によって選択されたものであるデジタルクロ
ック再生装置のための補正信号の発生方法において、 前記データ補助クロック信号（ＤＨＴ１） が前記デジタル信号（ＤＳ１；ＤＳ２ａ、ＤＳ２ｂ）の
パルスの前縁により、標本における状態変化を介して、
前記データ補助クロック信号（ＤＨＴ１）における選択
された側縁の種類に属する１つの側縁が検出されるまで
標本化され、次いで補正信号（Ｋ）が発生されることを
特徴とするデジタルクロック再生装置のための補正信号
の発生方法。 ２、標本化が、補正信号（Ｋ）が持続する間は阻止され
ることを特徴とする請求項１に記載のデジタルクロック
再生装置のための補正信号の発生方法。 ３、第１のデータ補助クロック信号（ＤＨＴ１）として
１つの対称形パルスを選択し、検出のために選択する側
縁の種類が、この種類に属する側縁において、所定の位
相間隔が０．５ＵＩに選択されているものであることを
特徴とする請求項１に記載のデジタルクロック再生装置
のための補正信号の発生方法。 ４、第１の標本化及び保持回路（３）に第１のデジタル
信号入力側（１）と第１のデータ補助クロック信号入力
側（２）とを設け、 次いで補正信号（Ｋ）を発生するための補 正信号発生装置（６）を設けることを特徴とする請求項
１ないし３のうちのいずれか１項に記載のデジタルクロ
ック再生装置のための補正信号の発生方法を実施するた
めの位相センサ。 ５、第１の標本化及び保持回路（３）として第１のＤフ
リップフロップ（３ａ）を設け、 前記第１のＤフリップフロップ（３ａ）の Ｄ入力側を第１のデータ補助信号入力側（２）と接続し
、 前記Ｄフリップフロップ（３ａ）のクロッ ク入力側を第１のデジタル信号入力側（１）と接続する
ことを特徴とする請求項４に記載のデジタルクロック再
生装置のための補正信号の発生方法を実施するための位
相センサ。 ６、補正信号（Ｋ）を発生する補正信号発生装置（６ａ
１）中に第１のＮＡＮＤゲート（１７ａ）と、テスト入
力側を有する第２のＤフリップフロップ（１８）と、テ
スト入力側を有する第３のＤフリップフロップ（１９）
と、第１のＡＮＤゲート（２０）を設け、 前記第１のＮＡＮＤゲート（１７ａ）の第 １の入力側を第１の標本化及び保持回路（３、３ａ）の
出力側と接続し、 前記第２のＤフリップフロップ（１８）の Ｄ入力側を前記第１のＮＡＮＤゲート（１７ａ）の出力
側と接続し、前記第２のＤフリップフロップ（１８）の
クロック入力側を第１のデータ補助クロック信号入力側
（２）と接続し、前記第２のＤフリップフロップ（１８
）のＴＩ入力側を論理値“Ｌ”に対する入力側（２２）
と接続し、前記第２のＤフリップフロップ（１８）のリ
セット入力側を調整信号入力側（２１）と接続し、前記
第２のＤフリップフロップ（１８）の＠Ｑ＠出力側を前
記第１のＮＡＮＤゲート（１７ａ）の第２の入力側と接
続し、 前記第３のＤフリップフロップ（１９）の Ｄ入力側を、テスト入力側を有する前記第２のＤフリッ
プフロップ（１８）のＱ出力側と接続し、前記第３のＤ
フリップフロップ（１９）のクロック入力側を第１のデ
ータ補助クロック信号入力側（２）と接続し、前記第３
のＤフリップフロップ（１９）のリセット入力側を調整
信号入力側（２１）と接続し、前記第３のＤフリップフ
ロップ（１９）のＴＩ入力側を論理値“Ｌ”に対する入
力側（２２）と接続し、前記第３のＤフリップフロップ
（１９）のＱ出力側を補正信号出力側（７）と、前記第
２及び第３のＤフリップフロップ（１８、１９）のＴＥ
入力側とに接続し、 前記第１のＡＮＤゲート（２０）の第１の 入力側を、テスト入力側を有する前記第３のＤフリップ
フロップ（１９）の＠Ｑ＠出力側と接続し、前記第１の
ＡＮＤゲート（２０）の第２の入力側を前記調整信号入
力側（２１）とテスト入力側を有する第２および第３の
Ｄフリップフロップ（１８、１９）のリセット入力側と
接続し、前記第１のＡＮＤゲート（２０）の第３の入力
側を前記第１のＮＡＮＤゲート（１７ａ）の第２の入力
側と接続し、前記第１のＡＮＤゲート（２０）の出力側
を前記第１の標本化及び保持回路（３、３ａ）のリセッ
ト入力側と接続することを特徴とする請求項４又は５に
記載の負の周波数偏差で動作するクロック信号再生装置
のための位相センサ。 ７、補正信号（Ｋ）を発生するための補正信号発生装置
（６ａ２）の中に第２のＮＡＮＤゲート（１７ｂ）と、
第２のＤフリップフロップ（２３）と、テスト入力側を
有する第３のＤフリップフロップ（２４）と、第３のＮ
ＡＮＤゲート（２６）と、第４のＤフリップフロップ（
２５）と、インバータ（２７）と、ＯＲゲート（２８）
と、第４のＮＡＮＤゲート（２９）と、ＮＯＲゲート（
３０）とを設け、 前記第２のＮＡＮＤゲート（１７ｂ）の第 １の入力側を第１の標本化及び保持回路（３、３ａ）の
出力側と接続し、 前記第２のＤフリップフロップ（２３）の Ｄ入力側を前記第２のＮＡＮＤゲート（１７ｂ）の出力
側と接続し、前記第２のＤフリップフロップ（２３）の
クロック入力側を、第１のデータ補助クロック信号（Ｄ
ＨＴ１）に対して固定した位相間隔を有する第２データ
補助クロック信号（ＤＨＴ２）に対する入力側と接続し
、前記第２のＤフリップフロップ（２３）のリセット入
力側を前記第１のＤフリップフロップ（３ａ）のセット
入力側と接続し、 前記第３のＤフリップフロップ（２４）の Ｄ入力側を第２のＤフリップフロップ（２３）のＱ出力
側と接続し、前記第３のＤフリップフロップのクロック
入力側を、前記第２のデータ補助クロック信号（ＤＨＴ
２）に対する入力側（３１）と接続し、前記第３のＤフ
リップフロップのＱ出力側を補正信号出力側（７）と接
続し、前記第３のＤフリップフロップのテスト入力側を
論理値“Ｈ”に対する入力側（３２）と接続し、 前記第４のＤフリップフロップ（２５）の Ｄ入力側を、テスト入力側を有する第３のＤフリップフ
ロップ（２４）のＱ出力側とテストイネーブル入力側と
に接続し、前記第４のＤフリップフロップ（２５）のリ
セット入力側を調整信号入力側（２１）と接続し、 前記第３のＮＡＮＤゲート（２６）の第１ の入力側を第１のデータ補助クロック信号入力側（２）
と接続し、前記第３のＮＡＮＤゲート（２６）の第２の
入力側を調整信号入力側（２１）と接続し、 前記インバータ（２７）の入力側を調整信 号入力側（２１）と接続し、 前記ＯＲゲート（２８）の第１の入力側を 前記インバータ（２７）の出力側と接続し、前記ＯＲゲ
ート（２８）の第２の入力側を 前記第４のＤフリップフロップ（２５）のＱ出力側と接
続し、 前記第４のＮＡＮＤゲート（２９）の第１ の入力側を前記第３のＮＡＮＤゲート（２６）の出力側
と接続し、前記第４のＮＡＮＤゲート（２９）の第２の
入力側を前記ＯＲゲート（２８）の出力側と接続し、前
記第４のＮＡＮＤゲート（２９）の出力側を、テスト入
力側を有する前記第３のＤフリップフロップ（２４）の
リセット入力側と接続し、 前記ＮＯＲゲート（３０）の第１の入力側 を、テスト入力側を有する前記第４のＤフリップフロッ
プ（２５）のＱ出力側と接続し、前記ＮＯＲゲート（３
０）の第２の入力側を、テスト入力側を有する前記第３
のＤフリップフロップ（２４）のＱ出力側と接続し、前
記ＮＯＲゲート（３０）の第３の入力側を前記インバー
タ（２７）の出力側と接続し、前記ＮＯＲゲート（３０
）の出力側を前記第１のＤフリップフロップ（３ａ）の
セット入力側と前記第２のＤフリップフロップ（２３）
のリセット入力側とに接続することを特徴とする請求項
４又は５に記載の正の周波数偏差で動作するクロック信
号再生装置のための位相センサ。 ８、第２の標本化及び保持回路（１０）が第２のデジタ
ル信号入力側（８）と第１のデータ補助クロック信号入
力側（９）とを備え、 第１のデータ補助クロック信号（ＤＨＴ１ ）に対する２つの入力側（２、９）の間に接続線を設け
ることを特徴とする請求項４又は５に記載のデジタルク
ロック再生装置のための補正信号の発生方法を実施する
ための位相センサ。 ９、第２の標本化及び保持回路（１０）として第５のＤ
フリップフロップ（１０ａ）を設け前記第５のＤフリッ
プフロップ（１０ａ） のＤ入力側を第１のデータ補助クロック信号入力側（９
）と接続し、前記第５のＤフリップフロップ（１０ａ）
の＠Ｑ＠出力側を第１のＮＡＮＤゲート（１７ａ）の第
３の入力側と接続し、前記第５のＤフリップフロップ（
１０ａ）のクロック入力側を第２のデジタル信号入力側
（８）と接続し、前記第５のＤフリップフロップ（１０
ａ）のリセット入力側をＡＮＤゲート（２０）の出力側
と接続することを特徴とする請求項６又は８に記載のデ
ジタルクロック再生装置のための補正信号の発生方法を
実施するための位相センサ。 １０、第２の標本化及び保持回路（１０）として第５の
Ｄフリップフロップ（１０ａ）を設け前記第５のＤフリ
ップフロップ（１０ａ） のＤ入力側を第１のデータ補助クロック信号入力側（９
）と接続し、前記第５のＤフリップフロップ（１０ａ）
のＱ出力側を第２のＮＡＮＤゲート（１７ｂ）の第２の
入力側と接続し、前記第５のＤフリップフロップ（１０
ａ）のクロック入力側を第２のデジタル信号入力側（８
）と接続し、前記第５のＤフリップフロップ（１０ａ）
のセット入力側をＮＯＲゲート（３０）の出力側と接続
することを特徴とする請求項７又は８に記載のデジタル
クロック再生装置のための補正信号の発生方法を実施す
るための位相センサ。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3739834 | 1987-11-24 | ||
| DE3739834.2 | 1987-11-24 | ||
| DE3805259.8 | 1988-02-19 | ||
| DE3805259 | 1988-02-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01162441A true JPH01162441A (ja) | 1989-06-26 |
Family
ID=25862119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63294845A Pending JPH01162441A (ja) | 1987-11-24 | 1988-11-24 | デジタルクロツク再生装置のための補正信号の発生方法及び位相センサ |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4972443A (ja) |
| EP (1) | EP0317829B1 (ja) |
| JP (1) | JPH01162441A (ja) |
| AU (1) | AU594593B2 (ja) |
| BR (1) | BR8806183A (ja) |
| CA (1) | CA1296072C (ja) |
| DE (1) | DE3888634D1 (ja) |
| NO (1) | NO885252L (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0888624A (ja) * | 1994-08-04 | 1996-04-02 | Bull Sa | シリアルデジタル信号の標本化方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DK163397C (da) * | 1988-06-24 | 1992-07-13 | Nordiske Kabel Traad | Fremgangsmaade ved regulering af en taktgenerators fase i forhold til et datasignal |
| US5539784A (en) * | 1994-09-30 | 1996-07-23 | At&T Corp. | Refined timing recovery circuit |
| US9281934B2 (en) * | 2014-05-02 | 2016-03-08 | Qualcomm Incorporated | Clock and data recovery with high jitter tolerance and fast phase locking |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5532062A (en) * | 1978-08-29 | 1980-03-06 | Canon Inc | Electrophotographic method |
| JPS5950638A (ja) * | 1982-09-16 | 1984-03-23 | Toshiba Corp | 自己同期用クロツク信号生成回路 |
| JPS59225617A (ja) * | 1983-06-07 | 1984-12-18 | Fujitsu Ltd | 位相同期回路 |
| JPS6072438A (ja) * | 1983-09-07 | 1985-04-24 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 位相ロツク・クロツク装置 |
| JPS60227541A (ja) * | 1983-11-09 | 1985-11-12 | ナシヨナル・セミコンダクタ−・コ−ポレ−シヨン | ディジタルｐｌｌ回路 |
| JPS60256988A (ja) * | 1984-06-02 | 1985-12-18 | Fujitsu Ltd | デジタル式デ−タセパレ−ト回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3582789A (en) * | 1969-01-21 | 1971-06-01 | Motorola Inc | Asynchronous data signal reception |
| DE2641547C2 (de) * | 1976-09-15 | 1980-11-20 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Übernahme von PCM Informationen |
| JPS5642825A (en) * | 1979-09-14 | 1981-04-21 | Clarion Co Ltd | Compensating circuit for data reading clock |
| JPH0744448B2 (ja) * | 1986-03-31 | 1995-05-15 | 株式会社東芝 | デジタル位相同期ル−プ回路 |
| FR2604043B1 (fr) * | 1986-09-17 | 1993-04-09 | Cit Alcatel | Dispositif de recalage d'un ou plusieurs trains de donnees binaires de debits identiques ou sous-multiples sur un signal de reference d'horloge synchrone |
| AR242878A1 (es) * | 1986-11-27 | 1993-05-31 | Siemens Ag | Disposicion de circuito para derivar una senal de reloj auxiliar de datos a partir de la frecuencia y/o de la fase de reloj de una senal digital sincronica o plesiocronica. |
| US4955040A (en) * | 1987-10-27 | 1990-09-04 | Siemens Aktiengesellschaft | Method and apparatus for generating a correction signal in a digital clock recovery device |
-
1988
- 1988-10-31 US US07/265,097 patent/US4972443A/en not_active Expired - Fee Related
- 1988-11-09 EP EP88118678A patent/EP0317829B1/de not_active Expired - Lifetime
- 1988-11-09 DE DE88118678T patent/DE3888634D1/de not_active Expired - Fee Related
- 1988-11-22 CA CA000583695A patent/CA1296072C/en not_active Expired - Lifetime
- 1988-11-23 AU AU25863/88A patent/AU594593B2/en not_active Ceased
- 1988-11-24 JP JP63294845A patent/JPH01162441A/ja active Pending
- 1988-11-24 BR BR888806183A patent/BR8806183A/pt unknown
- 1988-11-24 NO NO88885252A patent/NO885252L/no unknown
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5532062A (en) * | 1978-08-29 | 1980-03-06 | Canon Inc | Electrophotographic method |
| JPS5950638A (ja) * | 1982-09-16 | 1984-03-23 | Toshiba Corp | 自己同期用クロツク信号生成回路 |
| JPS59225617A (ja) * | 1983-06-07 | 1984-12-18 | Fujitsu Ltd | 位相同期回路 |
| JPS6072438A (ja) * | 1983-09-07 | 1985-04-24 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 位相ロツク・クロツク装置 |
| JPS60227541A (ja) * | 1983-11-09 | 1985-11-12 | ナシヨナル・セミコンダクタ−・コ−ポレ−シヨン | ディジタルｐｌｌ回路 |
| JPS60256988A (ja) * | 1984-06-02 | 1985-12-18 | Fujitsu Ltd | デジタル式デ−タセパレ−ト回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0888624A (ja) * | 1994-08-04 | 1996-04-02 | Bull Sa | シリアルデジタル信号の標本化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1296072C (en) | 1992-02-18 |
| AU2586388A (en) | 1989-05-25 |
| NO885252D0 (no) | 1988-11-24 |
| DE3888634D1 (de) | 1994-04-28 |
| NO885252L (no) | 1989-05-25 |
| US4972443A (en) | 1990-11-20 |
| EP0317829A2 (de) | 1989-05-31 |
| EP0317829B1 (de) | 1994-03-23 |
| AU594593B2 (en) | 1990-03-08 |
| BR8806183A (pt) | 1989-08-15 |
| EP0317829A3 (en) | 1990-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0782278A2 (en) | Signal processing method | |
| JPH01162441A (ja) | デジタルクロツク再生装置のための補正信号の発生方法及び位相センサ | |
| US6636080B2 (en) | Apparatus for detecting edges of input signal to execute signal processing on the basis of edge timings | |
| JPH01162010A (ja) | ラツチ回路 | |
| JP3380329B2 (ja) | ディジタルデータ調停装置 | |
| JPS61187470A (ja) | 電荷結合素子駆動回路 | |
| JP2597650B2 (ja) | クランプ回路 | |
| JP2967713B2 (ja) | クロックパルス位相制御回路 | |
| JPH04298116A (ja) | サンプリング信号発生回路 | |
| JPH0413280A (ja) | 記録情報再生用フェーズドロックループ回路 | |
| JP3228408B2 (ja) | 同期化回路及び同期化方法 | |
| KR950007305B1 (ko) | 디지탈 위상동기루프(pll)회로 및 그 방법 | |
| SU1725371A1 (ru) | Устройство дл устранени вли ни дребезга сигнала | |
| JPS58209252A (ja) | 符号識別再生回路 | |
| JPS63157517A (ja) | 判別回路 | |
| JPS6028338A (ja) | エラステイツクメモリのアドレス制御装置 | |
| JPH0435536A (ja) | ビット同期回路 | |
| JPH0611150B2 (ja) | 送信周波数切換装置 | |
| JPH0535501A (ja) | 割込み信号制御回路 | |
| JPS6226607B2 (ja) | ||
| JPH0897691A (ja) | 位相比較器 | |
| JPH04347934A (ja) | 切替え制御回路 | |
| JPH02141142A (ja) | 異常検出回路 | |
| JPS59200528A (ja) | 位相同期ル−プの非同期状態検出方式 | |
| JPS62146005A (ja) | 同期化入力回路 |