JPH04207666A - イメージセンサの誤差成分補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明はイメージセンサの誤差成分補正装置に関し、
特にイメージセンサの偶数、奇数ビットの誤差、温度変
化によって生ずる誤差等を補正するようにしたイメージ
センサの誤差成分補正装置に関する。

（従来の技術） イメージセンサの出力には、ＤＣ成分オフセットと暗時
出力が含まれている。このイメージセンサ出力を直流結
合回路により処理し、画情報として用いようとすると、
このＤＣ成分オフセットと暗時出力を除去しなければ、
正確な画情報を得ることはできない。

第７図を参照して、従来のイメージセンサの一例の構成
を説明する。

二のイメージセンサは、センサ部１と、２つのレジスタ
２．３からなり、これらはＩＣで構成されている。

センサ部１は、光か入らないように表面か処理されたダ
ミー領域と、原稿の画情報を読取る有効領域から構成さ
れている。

また、レジスタ２は、前記センサ部１の奇数ビットを一
括して転送され、１ビツトずつ奇数画素としてシリアル
に読み出されるものであり、レジスタ３は、前記センサ
部１の偶数ビットを一括して転送され、１ビツトずつ偶
数画素としてシリアルに読み出されるものである。

前記センサ部１のダミー領域は、前記ＤＣ成分オフセッ
トと暗時出力を除去するために使用されている。

（発明が解決しようとする課題） 従来は、可変抵抗等で基準電圧を作り、この基準電圧と
前記ＤＣ成分オフセットおよび暗時出力とを相殺するこ
とにより、誤差成分を除去するようにしていた。しかし
なから、この誤差成分除去方法では、電源電圧の変動等
で前記基＄電圧か変動するため十分に前記誤差成分を除
去できす、また周囲温度で変動する暗時出力成分を除去
することができないという問題があった。

また、第７図の形式のイメージセンサにおいては、奇数
用と偶数用の２本のレジスタ２．３を具備しているため
、その特性の差異等により、奇数ビットと偶数ビットと
の間の信号レベルに、第８図に示されているような誤差
が生じるが、上記の方法ではこれを除去することができ
ないという問題があった。

なお、第８図は、センサ部１のダミー領域における、奇
数ビットと偶数ビットの信号出力の波形の概念図を示す
。

本発明の目的は、前記従来方法の問題点を除去し、前記
暗時出力成分、奇数ビットと偶数ビットの誤差等を有効
に除去できるイメージセンサの誤差成分補正装置を提供
することにある。

（課題を解決するための手段および作用）前記目的を達
成するために、本発明は、イメージセンサからの画素信
号列の奇数ビット出力を一方の入力とする第１の差動増
幅器と、前記画素信号列の偶数ビット出力を一方の入力
とする第２の差動増幅器と、該第１、第２の差動増幅器
の出力をＡ／Ｄ変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換
器の出力から０信号を検知し、かつ前記画素信号列のダ
ミー領域の一部の期間でのみ動作する０検知回路と、該
０検知回路から０検知信号が出力された時に、次のライ
ンの画素信号列の先頭部分てパルスを発生する手段と、
該パルスによってトリガされ、前記奇数ビット、偶数ビ
ットに対応するパルスを発生する第１、第２のパルス発
生回路と、該第１、第２のパルス発生回路の出力を積分
し、積分出力を前記第１、第２の差動増幅器の他方の入
力として供給する第１、第２の積分回路とを具備した点
に特徴がある。

本発明によれば、イメージセンサのダミー領域の一部の
期間中に読み出されたデータは前記０検知回路でＯ検知
をされる。０が検知されると、前記パルス′発生回路を
トリガし、該パルス発生回路からパルスを出力させ、こ
れを積分して前記第１の差動増幅器と第２の差動増幅器
の他方の入力端子に印加する。

このような動作をさせると、前記第１の差動増幅器と第
２の差動増幅器の他方の入力端子に入力する電圧のレベ
ルは、該差動増幅器の一方の入力端子に入力するイメー
ジセンサ出力と等しくなるように動作する。

この結果、イメージセンサ暗時出力成分を補正すること
ができる。また、本発明では、前記補正をイメージセン
サの奇数ビットと偶数ビットのそれぞれに行うので、奇
数ビットと偶数ビットの出力の誤差も同時に除去するこ
とができる。

（実施例） 以下に、図面を参照して、本発明の詳細な説明する。

第１図は本発明の一実施例のブロック図を示す。

図において、１１はイメージセンサてあり、その−例は
第７図に示したものである。１２ａ１１２ｂは差動増幅
器、１３は奇・偶合成器、１４は増幅器、１５はＡ／Ｄ
変換器である。また、１６は０（七〇）検知回路、１７
は奇・偶選択器、１８ａ、１８ｂはパルス発生回路、１
９ａ、１９ｂは積分回路、２０は画像処理回路、２１は
制御回路である。

イメージセンサ１１のダミー領域は、前記したように表
面か光か入らないように処理されているので、該ダミー
領域からの出力は、ＤＣ成分オフセットと暗時出力にな
る。

制御回路２１はイメージセンサ１１の動作を制御する信
号を出力する。これによって、イメージセンサ１１は、
センサ部１の受光時間、センサ部１からレジスタ２．３
への画素データの転送、レジスタ２．３からの画素デー
タの読み出し等の動作を制御される。また、奇・偶合成
器１３、奇・偶選択器１７は、制御回路２１からの制御
信号により、前記イメージセンサ１１から読み出される
奇・偶画素と同期して切替えられる。制御回路２１はま
た適当なタイミングで、パルス発生回路１８ａ、１８ｂ
に、トリガ信号ｔ１、ｔ２を出力する。

また、０検知回路１６はイメージセンサ１１のダミー領
域中のダミ一部分からの信号か入力している間のみ有効
に動作するように制御される。なお、このダミ一部分に
ついては、第５図においで説明する。

差動増幅器１２ａ、１２ｂは、反転入力端子（−）に入
力する電圧Ｖａか、その非反転入力端子（＋）に入力す
る電圧Ｖｂ、Ｖｃ以下の時、ＯＶの信号を出力する。

また、前記パルス発生回路１８ａ、１８ｂは、前記制御
回路２１からトリガ信号ｔｌ、ｔ２か入力してくると、
適当なパルス幅のパルスを１個出力する。具体的には、
モノマルチ等を使用することができる。

また、積分回路１９ａ、１９ｂとしては、例えば第４図
に示すようなものを用いることかできる。

次に、本実施例の動作を説明する。

イメージセンサ１１からは、第２図に示されているよう
な波形の画素信号が出力される。この図は、センサ部１
で１ライン白の画情報を読んた時の波形図である。実線
１１ａは、前記ＤＣ成分オフセット、暗時出力成分、奇
数ビットと偶数ビットの誤差等を含む画情報１ラインの
波形図、点線１１ｂは前記誤差成分を含まない理想の波
形図を示す。この波形図では、黒の画情報に対する電圧
が大きく、自画情報に対する電圧か小さくなっているこ
とは明らかである。

さて、イメージセンサ１１から第２図の波形の信号が読
み出され、差動増幅器１２ａ、１２ｂに入力すると、該
差動増幅器１２ａ、１２ｂの非反転入力端子（＋端子）
に印加される電圧は最初はほぼＯＶである。一方、イメ
ージセンサ１１からは正の電圧Ｖａ　　（０，５〜０．
７■程度）が入力する（第３図（ａ）参照）。この結果
、該差動増幅器１２ａ、１２ｂからは、ＯＶの信号が出
力される。

０■の信号は奇・偶合成器１３により１ビツトごとに交
互に選択され、増幅器１４を経てＡ／Ｄ変換器１５に入
力する。Ａ／Ｄ変換器１５の出力信号は０検知回路１６
て０であるか否かの判断かなされる。最初は前記のよう
にＯＶかＡ／Ｄ変換器１５に入力するので、Ａ／Ｄ変換
器１５の出力は例えば６ビツト共Ｏとなり、０検知回路
１６て０か検知される。０検知回路１６からのＯ検知出
力は、奇・偶選択器１７を経て、制御回路２１に送られ
る。

この制御回路２１の動作を、第５図および第６図を参照
して説明する。第５図は前記イメージセンサ１１から出
力される信号と、制御回路２１に入出力する信号の波形
図、第６図は該制御回路２１の要部の機能を示すフロー
チャー１・である。

イメージセンサ１１から、第２図に示されているような
波形の画素信号、より詳細には第５図の波形１１ａの信
号が出力される。本実施例では、イメージセンサ１１の
前記ダミー領域（第７図参照）から出力される信号は、
無効部分とダミ一部分に分割されている。ダミ一部分は
奇偶それぞれ４ビツト（合計で８ビツト）程度の画素か
ら構成される装置 制御回路２１からは、奇・偶合成器１３、奇・偶選択器
１７を制御する奇・偶選択信号ｐ１が出力される。図示
の例では、奇・偶選択信号ｐ１がＨレベルの時偶数ビッ
トを選択し、Ｌレベルの時奇数ビットを選択する。Ｓｌ
はイメージセンサ１１からダミ一部分の信号を出力して
いる間のみ、前記０検知回路１６の動作を有効にする制
御信号である。

また、ｑｌ、ｑ２は前記Ｏ検知回路１６の０検知信号を
表し、図示の例ではＨレベルが０を検知した信号を１表
し、Ｌレベルが０を検知しなかった状態を示している。

ｔｌ、、ｔ２は制御回路２１から出力されるトリガ信号
で、前記ダミ一部分で４ビツトのうち一つでも０を検知
した信号ｑ１、ｑ２の入力が制御回路２１にあると、該
制御回路２１は次の１ラインの読みだしの先頭である無
効部分の最初に前記トリガ信号ｔｌ、ｔ２を出力する。

ｘｌ、ｘ２は前記トリガ信号ｔｌ、ｔ２が入力した時に
、パルス発生回路１８ａ、１８ｂから出力されるパルス
の波形である。

さて、第６図に示されているように、前記イメージセン
サ１１から画素信号の読み出しが開始されると（ステッ
プＳ１）、制御回路２１は、この読み出しがダミ一部分
であるか否かの判断をする（ステップＳ２）。ダミ一部
分であると、ステップＳ３に進んで、偶数ビットか奇数
ビットかの判断をする。そして、それぞれの場合につき
、０検知信号Ｑｌ、Ｑ２が入力してきたか否かの判断を
する（ステップＳ４、Ｓ６）。

ステップＳ４の判断が肯定になるとステップＳ５に進ん
で、フラグ１が立てられる。また、前記ステップＳ６の
判断が肯定になるとステップＳ７に進んで、フラグ２が
立てられる。一方、ステップＳ４、Ｓ６の判断が否定の
場合には、ステップＳ２に戻って、ダミ一部分か否かの
判断がなされる。

以上のようにして、ダミ一部分て１ビツトでも０信号が
検知されると、対応する奇偶のフラグが立てられること
になる。

前記ステップＳ２か否定になると、ステップＳ８に進ん
で、イメージセンサ１１からの画素信号の読み出しが終
了したか否かの判断が行われ、否定の時には、ステップ
Ｓ９に進んで、前記無効部分になったか否かの判断がな
される。イメージセンサ１１から画素信号の読み出しが
有効画素領域の間は、ステップＳ９の判断は否定となり
、次の１ラインの読みだしの先頭の無効部分になると肯
定になり、ステップＳＩＯに進む。ステップＳＩＯでは
、前記フラグ１が立っているか否かの判断がなされ、肯
定の場合には、偶数のパルス発生回路１１１１ｂにトリ
ガ信号ｔｌが送られる（ステップ５１１）。次に、ステ
ップＳ１２に進み、フラグ２が立っているか否かの判断
がなされる。この判断が肯定の場合には、奇数のパルス
発生回路ＩＪｌｌａにトリガ信号ｔ２が送られる（ステ
ップ５１３）。

その後、ステップＳ１４に進んで、フラグ１および２を
リセットする動作が行われる。そして、再び前記ステッ
プＳ２に進み、前記した動作が継続される。

前記ステップＳｌｌ、Ｓ１３で、パルス発生回路１８ａ
または１８ｂにトリガ信号ｔ１またはｔ２が出力される
と、パルス発生回路１８ａまたは１８ｂはパルスｘ　ｌ
　ｓ　ｘ　２を出力する。このパルスｘｉ、ｘ２はそれ
ぞれ積分回路１９ａ１１９ｂで積分される。積分回路１
９ａ、１９ｂの出力信号ｒｌ、ｒ２はそれぞれ差動増幅
器１２ｂ１１２ａの非反転入力端子（＋）に入力する。

以上の動作が継続されると、差動増幅器１２ａ１１２ｂ
の非反転入力端子に帰還される電圧ｖｂ、Ｖｃは徐々に
上昇し、第３図（ｂ）に示されているように、前記電圧
Ｖａに近づいて来る。

上記の動作がさらに進み、差動増幅器１２ａ１１２ｂの
非反転入力端子に帰還される電圧ｖｂ１Ｖｅが、その反
転入力端子に入力する電圧Ｖａより大きくなると（第３
図（Ｃ）参照）、差動増幅器１２ｇ、１２ｂからは正の
信号が出力され、Ａ／Ｄ変換器１５からは、その大きさ
に相当する例えば６ビツトのディジタル信号が出力され
る。

この結果、Ｏ検知回路１５からはＯ検知信号か出力され
ず、パルス発生回路１８ａ、１８ｂからはパルスが出力
されない。よって、積分回路１９ａ１１９ｂの出力は徐
々に低下する。

以上の動作が継続されると、前記電圧ｖｂ、Ｖｃは前記
電圧Ｖａを中心に上下することになり、差動増幅器１２
ａ、１２ｂの出力信号は、前記暗時出力成分、奇数ビッ
トと偶数ビットの誤差等が除去された信号となる。

因みに、前記誤差成分が除去された１ラインの画情報は
、第３図（ｄ）のような波形１１ａ′になる。この波形
１１ａ−は、第１図の増幅器１１の出力信号の波形であ
る。

なお、第１図においては、奇・偶選択器１７を設けたが
、これは必すしも必要でなく、削除してもよい。すなわ
ち、０検知回路１６の出力を制御回路２１に直接導き、
制御回路２１内で、偶数ビットか否かの判断（前記ステ
ップＳ３）、Ｏ検知信号が入力したか否かの判断（ステ
ップＳ４、Ｓ６）およびフラグ１．２を立てる処理（ス
テップＳ５、Ｓ７）をするようにしてもよい。

（発明の効果） 本発明によれば、イメージセンサのダミー領域を用い、
奇数ビットと偶数ビットの直流オフセット成分、暗時出
力成分、および出力レベルを別個に検出し、該検圧によ
り得た補正値を原稿情報の読みだし期間の間保持して補
正するようにしているので、奇数ビットと偶数ビットの
出力レベルの誤差、直流オフセット成分、暗時出力成分
を有効に除去することができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図はイメ
ージセンサから出力される１ラインの信号の波形図、第
３図は本実施例の積分回路の出力電圧の推移を示す図、
第４図は該積分回路の一興体例を示す回路図、第５図は
第１図の要部の信号の波形図、第６図は第１図の制御回
路の要部の動作を説明するためのフローチャート、第７
図はイメージセンサの概略構成図、第８図はダミー領域
の奇数ビットと偶数ビットの出力の波形図である。 １１・・・イメージセンサ、１２ａ、１２ｂ・・・差動
増幅器、１５・・・Ａ／Ｄ変換器、１６・・・０（ゼロ
）検知回路、１８ａ、１８ｂ・・・パルス発生回路、１
９ａ、１９ｂ・・・積分回路。 代理人　弁理士　平木通人　外１名 ｌｌ１１図 ＩＫ７図 ０Ｖ−−−−−−−−−−−− 第４図　　　　第８図 第５図

Claims (1)

【特許請求の範囲】
1. （１）イメージセンサからの画素信号列の奇数ビット出
   力を一方の入力とする第１の差動増幅器と、前記画素信
   号列の偶数ビット出力を一方の入力とする第２の差動増
   幅器と、 該第１、第２の差動増幅器の出力をＡ／Ｄ変換するＡ／
   Ｄ変換器と、 該Ａ／Ｄ変換器の出力から０信号を検知し、かつ前記画
   素信号列のダミー領域の一部の期間でのみ動作する０検
   知回路と、 該０検知回路から０検知信号が出力された時に、次のラ
   インの画素信号列の先頭部分でパルスを発生する手段と
   、 該パルスによってトリガされ、前記奇数ビット、偶数ビ
   ットに対応するパルスを発生する第１、第２のパルス発
   生回路と、 該第１、第２のパルス発生回路の出力を積分し、積分出
   力を前記第１、第２の差動増幅器の他方の入力として供
   給する第１、第２の積分回路とを具備したことを特徴と
   するイメージセンサの誤差成分補正装置。