JPH04211152A - 多重層リード・フレーム素子 - Google Patents
多重層リード・フレーム素子Info
- Publication number
- JPH04211152A JPH04211152A JP2417943A JP41794390A JPH04211152A JP H04211152 A JPH04211152 A JP H04211152A JP 2417943 A JP2417943 A JP 2417943A JP 41794390 A JP41794390 A JP 41794390A JP H04211152 A JPH04211152 A JP H04211152A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- frame layer
- frame
- proximal end
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/451—Multilayered leadframes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/10886—Other details
- H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2081—Compound repelling a metal, e.g. solder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［０００１］
【産業上の利用分野】本発明は、電子素子に関し、更に
詳しくは素子のボンディング・パッドに対して微細な接
続部を設け、なお強固な外部のパッケージ・リードを保
持するパッケージを有する集積回路のような電子素子に
関する。 ［０００２］
詳しくは素子のボンディング・パッドに対して微細な接
続部を設け、なお強固な外部のパッケージ・リードを保
持するパッケージを有する集積回路のような電子素子に
関する。 ［０００２］
【従来技術および解決すべき課題】集積回路（Ｉ Ｃ）
を製造し使用する場合、ＩＣが存在するパッケージを考
慮することがますます重要になっている。ＩＣがパッケ
ージされているモジュールまたはケーシングは、ＩＣの
最終コスト、性能および寿命の重要な要素である。回路
がより密になるにしたがって、パッケージに対するリー
ドの数およびこれらのリードから集積回路のパッドに対
するリードの接続部が増加していること、したがって、
構造がますます複雑になり、より高価な材料がより多く
使用されるのみならず、生産コストが増加することによ
る最終製品のコストの増加に対して重大な関心が払われ
ている。 ［０００３］大きな入出力（Ｉｌｏ）の数を有する集積
回路または他の素子に対して従来の比較的ヘビーまたは
強固なリード・フレームを使用することは問題であるが
、その理由は、これらのリードの内部部分が以下にこれ
らのリード・フレーム間隔を狭くしてもその厚さのため
に限定されるからである。これらのリード・フレームの
内部部分を狭くすることが提案されているが、これには
特別の機械またはリードのエツジングまたは特別の工具
が必要である。 ［０００４］ ＩＣチップのホンディング・パッドに
対して、非常に微細な接続部を設けるための技術として
自動化テープ・ボンディング（ＴＡＢ）がまた幅広く研
究されている。しかし、ＴＡＢテープの欠点は、リード
の他端すなわちパッケージから伸びる先端または外部の
リードが非常に壊れ易く、容易に破損して印刷回路基板
（ＰＣＢ）取り付はパッドに取り付けることが困難であ
ることである。更に、ＴＡＢをＩＣのボンディング・パ
ッドに直接接続するには、ボンディング・パッド、デリ
ケートなＴＡＢリードの内端またはその両方に金、銅、
錫、またはこれらの混合物などのボンディング・バンプ
（ｂｕ ｍ ｐ ）を設け、適切な接続を行なわなけれ
ばならない。チップまたはリードにバンプを設けること
は困難であることが常に分かっているが、その理由は、
多数のボンディング・パッド（Ｉ１０数）を有するチッ
プに対してこれらのピッチが非常に細かいからである。 ［０００５］従来のワイヤ・ボンドを使用することさえ
、接続数が増加するにしたがって望ましくないことが分
かってきている。必要な接続部の数が増えるのにしたが
って、ボンディング・パッドから内部リード・チップに
至る距離が増加し、これによって今度はワイヤ・ボンド
の長さが長くなる。ワイヤ・ボンドの長さが長いことは
好ましくないが、その理由は、組み立て中に損傷を受は
易く、成形作業中にワイヤが掃引しやすいからである。 エンキャプシュレーションまたは成形中、モールドのコ
ンパウンドがワイヤー上を掃引してこれらを押す傾向が
ある。もしこれらが十分長いと相互に接触するか、また
はＩＣチップと接触して短絡を発生し、これは回路の性
能に影響を及ぼす。
を製造し使用する場合、ＩＣが存在するパッケージを考
慮することがますます重要になっている。ＩＣがパッケ
ージされているモジュールまたはケーシングは、ＩＣの
最終コスト、性能および寿命の重要な要素である。回路
がより密になるにしたがって、パッケージに対するリー
ドの数およびこれらのリードから集積回路のパッドに対
するリードの接続部が増加していること、したがって、
構造がますます複雑になり、より高価な材料がより多く
使用されるのみならず、生産コストが増加することによ
る最終製品のコストの増加に対して重大な関心が払われ
ている。 ［０００３］大きな入出力（Ｉｌｏ）の数を有する集積
回路または他の素子に対して従来の比較的ヘビーまたは
強固なリード・フレームを使用することは問題であるが
、その理由は、これらのリードの内部部分が以下にこれ
らのリード・フレーム間隔を狭くしてもその厚さのため
に限定されるからである。これらのリード・フレームの
内部部分を狭くすることが提案されているが、これには
特別の機械またはリードのエツジングまたは特別の工具
が必要である。 ［０００４］ ＩＣチップのホンディング・パッドに
対して、非常に微細な接続部を設けるための技術として
自動化テープ・ボンディング（ＴＡＢ）がまた幅広く研
究されている。しかし、ＴＡＢテープの欠点は、リード
の他端すなわちパッケージから伸びる先端または外部の
リードが非常に壊れ易く、容易に破損して印刷回路基板
（ＰＣＢ）取り付はパッドに取り付けることが困難であ
ることである。更に、ＴＡＢをＩＣのボンディング・パ
ッドに直接接続するには、ボンディング・パッド、デリ
ケートなＴＡＢリードの内端またはその両方に金、銅、
錫、またはこれらの混合物などのボンディング・バンプ
（ｂｕ ｍ ｐ ）を設け、適切な接続を行なわなけれ
ばならない。チップまたはリードにバンプを設けること
は困難であることが常に分かっているが、その理由は、
多数のボンディング・パッド（Ｉ１０数）を有するチッ
プに対してこれらのピッチが非常に細かいからである。 ［０００５］従来のワイヤ・ボンドを使用することさえ
、接続数が増加するにしたがって望ましくないことが分
かってきている。必要な接続部の数が増えるのにしたが
って、ボンディング・パッドから内部リード・チップに
至る距離が増加し、これによって今度はワイヤ・ボンド
の長さが長くなる。ワイヤ・ボンドの長さが長いことは
好ましくないが、その理由は、組み立て中に損傷を受は
易く、成形作業中にワイヤが掃引しやすいからである。 エンキャプシュレーションまたは成形中、モールドのコ
ンパウンドがワイヤー上を掃引してこれらを押す傾向が
ある。もしこれらが十分長いと相互に接触するか、また
はＩＣチップと接触して短絡を発生し、これは回路の性
能に影響を及ぼす。
【０００６】したがって、集積回路のようなパッケージ
された電子部品を製造する技術上の絶えざる目標は、最
も安いコストで容易に製造することができる構成におい
てこれらの複数の目標を満足に志向するパッケージ設計
である。最もコストの安いパッケージとは、熱可塑性ま
たは熱硬化性材料から成形されることのできるプラスチ
ック本体を有するパッケージである。 ［０００７］
された電子部品を製造する技術上の絶えざる目標は、最
も安いコストで容易に製造することができる構成におい
てこれらの複数の目標を満足に志向するパッケージ設計
である。最もコストの安いパッケージとは、熱可塑性ま
たは熱硬化性材料から成形されることのできるプラスチ
ック本体を有するパッケージである。 ［０００７］
【課題を解決するための手段】本発明によれば、１つの
形態で、複数のボンディング・パッドをその上に有する
と共に多層リード・フレームの付いた電子部品を有する
電子素子が提供される。このリード・フレームは、電子
部品に近い位置にある基端部、電子部品から離れた位置
にある先端部、および基端部と先端部との間にあるリー
ド本体を有するリードの付いた第１フレーム層を有する
。このリード・フレームは、また第１フレーム層にボン
ディングされ、第１フレーム層の大部分の先端部および
少なくともリード本体の一部と共に延びる第２フレーム
層であって、第１フレーム層の基端部で欠落している前
記第２フレーム層を有する。第１フレーム層の基端部に
対する電子部品のボンディング・パッドの間には電気的
接続が存在する。パッケージ本体は、電子部品、基端部
、およびリード本体を収容し、ここで先端部はパッケー
ジ本体から延びる。 ［０００８］
形態で、複数のボンディング・パッドをその上に有する
と共に多層リード・フレームの付いた電子部品を有する
電子素子が提供される。このリード・フレームは、電子
部品に近い位置にある基端部、電子部品から離れた位置
にある先端部、および基端部と先端部との間にあるリー
ド本体を有するリードの付いた第１フレーム層を有する
。このリード・フレームは、また第１フレーム層にボン
ディングされ、第１フレーム層の大部分の先端部および
少なくともリード本体の一部と共に延びる第２フレーム
層であって、第１フレーム層の基端部で欠落している前
記第２フレーム層を有する。第１フレーム層の基端部に
対する電子部品のボンディング・パッドの間には電気的
接続が存在する。パッケージ本体は、電子部品、基端部
、およびリード本体を収容し、ここで先端部はパッケー
ジ本体から延びる。 ［０００８］
【実施例】よく知られているように、非常に多数のボン
ディング・パッドを有するＩＣのような現在の電子部品
を１つのリード構造でパッケージすることは困難である
。もし従来のリード・フレームを使用すれば、リードの
内部または基端部は十分微細でないのでボンディング・
パッドに近接することができない。更に、従来のリード
・フレームを使用すると、パッドから内部リード・チッ
プへのワイヤ・ボンドの長さが非常に長くなって損傷ま
たは短絡を発生する。このリード・フレームは、自動テ
ープ・ボンディング（ＴＡＢ）のフレームが使用された
場合などには全体としてシュリンクする可能性があり、
その結果、これらのリードの基端部または内端部は部品
に対して直接ボンディングを行うためにさえ十分小さく
なる。しかし、パッケージ本体から伸びるリードの外端
すなわち先端部は壊れ易く、容易に損傷を受けＰＣＢボ
ンディングのために同一平面上に保持されることが困難
であり、特に表面マウントが困難である。 ［０００９］ この問題を解決する従来の試みには、基
端部を相互により接近させると共に、部品に対してもよ
り接近させてパッケージすることができるよう、これら
の基端部をより薄くより狭い幅にするため、これらの基
端部を機械加工、エツチングまたはその他の方法で形成
することにより、この従来のリード・フレームを変形す
ることが含まれている。基端部をボンディング・パッド
に直接ポンディングするためには、この寸法の減少が成
功をおさめることが示唆されている。しかし、このアプ
ローチは、リード・フレームを注文によって大幅に変形
することが必要である。 ［００１０１多層リード・フレームを使用することによ
って、微細基端部と強固な外部リードを設けるという目
的が、この目標を達成する従来の試みが必要としたより
もはるかに少ない工程で達成されることが発見されてい
る。第１図は、その上部に複数のボンディング・パッド
１４を有する集積回路のような電子部品１２を有するサ
ーフェス・マウントのガルウィング（ｇｕ ｌ １−ｗ
ｌ ｎｇ）パッケージ素子のような電子素子１０の側面
断面図を示す。この部品１２は多層リード・フレーム１
６によって取り囲まれ（また第２図および第３図も参照
）、この多層リード・フレーム１６は、ＩＣチップ１２
の近くに位置する基端部２２、チップ１２から離れた位
置にあり、基端部２２から延びるリード２０の両端にあ
る先端部２４、および−殻内に基端部２２と先端部２４
との間にあるリード本体２６を有するリード２０の付い
た第１フレーム層１８を有する。
ディング・パッドを有するＩＣのような現在の電子部品
を１つのリード構造でパッケージすることは困難である
。もし従来のリード・フレームを使用すれば、リードの
内部または基端部は十分微細でないのでボンディング・
パッドに近接することができない。更に、従来のリード
・フレームを使用すると、パッドから内部リード・チッ
プへのワイヤ・ボンドの長さが非常に長くなって損傷ま
たは短絡を発生する。このリード・フレームは、自動テ
ープ・ボンディング（ＴＡＢ）のフレームが使用された
場合などには全体としてシュリンクする可能性があり、
その結果、これらのリードの基端部または内端部は部品
に対して直接ボンディングを行うためにさえ十分小さく
なる。しかし、パッケージ本体から伸びるリードの外端
すなわち先端部は壊れ易く、容易に損傷を受けＰＣＢボ
ンディングのために同一平面上に保持されることが困難
であり、特に表面マウントが困難である。 ［０００９］ この問題を解決する従来の試みには、基
端部を相互により接近させると共に、部品に対してもよ
り接近させてパッケージすることができるよう、これら
の基端部をより薄くより狭い幅にするため、これらの基
端部を機械加工、エツチングまたはその他の方法で形成
することにより、この従来のリード・フレームを変形す
ることが含まれている。基端部をボンディング・パッド
に直接ポンディングするためには、この寸法の減少が成
功をおさめることが示唆されている。しかし、このアプ
ローチは、リード・フレームを注文によって大幅に変形
することが必要である。 ［００１０１多層リード・フレームを使用することによ
って、微細基端部と強固な外部リードを設けるという目
的が、この目標を達成する従来の試みが必要としたより
もはるかに少ない工程で達成されることが発見されてい
る。第１図は、その上部に複数のボンディング・パッド
１４を有する集積回路のような電子部品１２を有するサ
ーフェス・マウントのガルウィング（ｇｕ ｌ １−ｗ
ｌ ｎｇ）パッケージ素子のような電子素子１０の側面
断面図を示す。この部品１２は多層リード・フレーム１
６によって取り囲まれ（また第２図および第３図も参照
）、この多層リード・フレーム１６は、ＩＣチップ１２
の近くに位置する基端部２２、チップ１２から離れた位
置にあり、基端部２２から延びるリード２０の両端にあ
る先端部２４、および−殻内に基端部２２と先端部２４
との間にあるリード本体２６を有するリード２０の付い
た第１フレーム層１８を有する。
【００１１】多層リード・フレームは、また第１フレー
ム層１８にボンディングされた少なくとも第２フレーム
層２８を有し、この第２フレーム層２８は先端部２４の
全てではないにしても大部分と共にリード本体２６の少
なくとも１部で共に延びているが、これは基端部２２か
らは欠落している。基端部２２、先端部２４および本体
２６の範囲は正確に定義することはできないが若干型な
っているものと見なすことができることが理解できる。 リード２６の長さに沿ったこれらの範囲はパッケージ間
で変化し、かつ部品１２の大きさ、パッケージ１０の大
きさ、外部リードの種類、部品１２等に接続するのに使
用されるポンディング技術のような要素によって変化す
る。基端部２２は、部品１２のボンディング・パッド１
４にボンディングする場合に含まれるリード２０の領域
であると一般的に考えてもよい。基端部２２は一般的に
微細すなわち小さな寸法を有し、可撓性があり、非常に
細かいピッチを有し、例えボンディング・パッドに直接
ポンディングされることができなくてもボンディング・
パッド１４に近接することができる。先端部２４は、印
刷回路基板（ＰＣＢ）３２のランド（ｌａｎｄ）にボン
ディングする場合に、含まれるリード２０の部分である
と一般的に考えてもよい。これらの先端部２４は直線的
な形状を有しているが、ある場合には何等かの形に形成
されてもよい。たとえば、第１図の特定の実施例の場合
、先端部２４は一番外側の部分がカモメの羽の形のリー
ドになっている。勿論、本発明は特定のり−トの形状に
限定されるものではなく、突合わせジヨイント、Ｊリー
ドなどを使用することができる。リード２０の本体部分
２６は、基端部２２と先端部２４との間のいずれの領域
であってもよい。 ［００１２］第２フレ一ム層２８は、基端部２２の全て
に存在するべきではないが、その理由は、この第２フレ
ーム層２８の目的の１つがリードに強度と強固さを与え
ることであり、この強度と強固さは基端部２２で望まれ
る性質ではない。したがって第２フレーム層２８はボデ
ィ２６の少なくとも一部と先端部２４の大部分で存在し
なければならない。しかし、本発明の１つのバージョン
では、この第２フレーム層２８は先端部２４の全体では
必要とされず、材料を節約するために省略することがで
きることが理解できる。 ［００１３］パツケージ素子１０の一般的な議論に戻っ
て、ボンディング・パッド１４と第１フレーム層１８の
リード２０の基端部２２との間に電気接続が行われる。 これらの接続部は、第１図に示すように、ワイヤー・ボ
ンド３４によって行われてもよく、または金またはその
他の材料のバンプまたはＴＡＢリードなどを使用して直
接ボンデインイブされてもよい。パッケージ本体３６は
電子部品１２、基端部２２、およびリード本体２６の少
なくとも一部を収容する。第２フレーム層２８は、必ず
しもボディ３６によって部分的に取り囲まれる必要はな
く、このことは強度がリード２０によって沿って必要と
されるかどうかによって決まる。先端部２４は、少なく
ともパッケージ本体３６から完全に自由でなくてはなら
ない。素子の組み立てに続いて、パッケージされた素子
は、先端部２４をランド３０と接触させ、適当な方法で
ボンディングすることによってＰＣＢ３２に取り付けら
れ、この適当な方法には、はんだによるジヨイント３８
が含まれるが、これに限定されるものではない。このパ
ッケージは、オプションとしてダイ・ボンド・フラグ４
０を有してもよく、これは第１フレーム層１８の一部で
あって電子部品１２をリード２０の基端部２２に対して
適切な関係で支持する。 ［００１４］第２図および第３図は、この多層リード・
フレーム１６を更に示し、これらの図はそれぞれ第１フ
レーム層１８と第２フレーム層２８の平面図を示し、こ
れらの類似点と相違点を明らかにする。第２図において
、第１フレーム層１８は周辺フレーム４２を有するもと
して図示され、この周辺フレーム４２は組み立て工程の
期間中リード２０を相互に対して所定の位置に保持する
。周辺フレーム４２はパッケージ本体３６が設けられた
後で、リード２０の先端部２４を形成する前に切り離さ
れる。この図では、リード２０は平である。周辺部４２
を有する層１８は、映画フィルムのフレームのような方
法で帯状に形成されてもよく、またはスプロケット穴４
４を使用して従来の方法で自動組み立てのために位置決
めされてもよい。 ［００１５］層１８は、非常に長い（ｆｕｌｌｙ ｆ
ｅａ ｔ ｕ ｒ ｅ ｄ）すなわち完全に延長可能な
層である、すなわち、このリードの部分は最大の長さま
で延長することができることが理解できる。第１フレー
ム層１８は基端部２２から本体２６を通って先端部２４
に延びる。もしダイ・ボンド・フラグ２４が第１層１８
の一部として存在すれば、タイ・バー（ｔｉｅ ｂａ
ｒ）４６を設けてフラグ４０をリード２０に対して正し
い位置に保持しなければならない。タイ・バー４６は、
またパッケージ本体３６が設けられた後に切り離される
。しかし、通常この切断の段階は、試験などの後で行わ
れる最後の段階である。 ［００１６］ これに対して、第３図は、第２図の第１
フレーム層１８に対応する第２フレーム層２８を示す。 ここではまた周辺フレーム４８が存在するが、しかし第
２フレーム層のり−ド５０は、第１フレーム層１８の先
端部２４とリード本体２６の一部に対応する距離だけ延
びることに留意すること。フレーム周辺部４８と第２フ
レーム層２８は、また対応するスプロケットの穴４４を
使用して位置決めされてもよい。実際上、両方のストリ
ップのスプロケットの穴は、以下で説明するように、積
層を行う前または他の層をボンディングする前に、層１
８と２８を相互に対して位置決めするために使用するこ
とができる。第１フレーム層１８と第２フレーム層２８
のリード２０と５０の幅は、それぞれ第２図と第３図で
ほぼ等しいものとして示されている。しかし、第３図か
らり一部５０のピッチは比較的幅が広いため、これらの
り−ド５０自身は、リード２０よりも比較的幅広くされ
ることが可能であることを理解することができる。 ［００１７］多層リードフレーム１６によって種々の機
能が提供される。本体２６と先端部２４は第２フレーム
層２８によって補強されているため、リード２０の外側
の部分、すなわちＰＣＢ３２にボンディングするのに使
用されている先端部分は、単に第１フレーム層１８より
も比較的強くてより強固であり、したがって、苛酷な取
扱と組み立てに耐えることができる。基端部２２の厚さ
は第１層１８の厚さであるにすぎないが、このために比
較的微細であり電子部品１２の近傍でピッチが細かくな
りより多数の電子的接続が可能になる。 ［００１８］第１図に示すように、第２フレーム層２８
は、第１フレーム層１８よりもかなり厚くなるように設
計してパッケージ本体３６から延びるリードの部分の強
度を更に増加してもよい。１つの非限定的な例の場合、
第１フレーム層は約１ないし５ミルの範囲であり、第２
フレーム層の厚さは約４ないし１０ミルの範囲である。 フレーム層の適当な材料には、コバール（Ｋ ｏ ｖ
ａｒ）、合金４２ （Ａｌｌｏｙ ４２）、銅、金、
アルミその他の合金およびこれらの組み合わせなどが含
まれるが、これらに限定されるものではない。 ［００１９］Ｌかし、他の機能を得ることもできる。例
えば、第２フレーム層２８とフレーム１８は、例えいず
れも同じ厚さであっても、第２フレーム層２８はフレー
ム１８よりも固有のより強い強度を有する材料で作るこ
とができる。第１フレーム層１８は、電流をより直接的
に回路に流すことを可能にするため、第２フレーム層２
８よりも比較的より電気的導電性が大きくてもよい。第
１フレーム層１８は、第２フレーム層２８よりもはんだ
によってより濡れ易くてもよい。この特性は、はんだを
ボンド３８に保持するのに役立ち（第１図）、はんだが
無用に層２８に対して弾かれるのを防止する。これらの
層は、これらの機能の２つ以上を同時に有してもよい。 本発明のリード・フレームは２つの層に限定されるもの
ではなく、３つい以上の層を使用することができ各々が
上記のまたは異なった機能の１つに対して役立つことを
更に理解することができる。 ［００２０］多層リード・フレーム１６に対する関心は
、２つの層１８と２８の積層にあることが理解できる。 ２つ以上の層は同じ熱膨張係数を有し、その結果、加熱
された場合、これらの層は異なった速度で膨張せず、リ
ード・フレームの積層を破壊するような剪断応力を形成
しないことが望ましい。本発明のリード・フレームを積
層するには多くの異なった方法が適当であると考えられ
、これらの方法には、抵抗溶接、 「スポット溶接、フ
レームをはんだで事前メツキしこのはんだをリフローさ
せてフレームを相互に「溶接」する方法が含まれる。積
層された多層リード・フレームは、またリード形成段階
で積層の破壊を避けることができなければならない。幾
つかの積層の場合、ある種の外部リードの形が他の形よ
りもより多くの積層の破壊の問題を引き起こすことがま
た理解できる。 ［００２１］本発明のパッケージ電子素子に有用なリー
ド・フレームを作るには、少なくとも５つの異なった工
程の流れを考えることができる。 ［００２２］ 工程の流れ１ ａ、同一の２つのリード・フレームをエツチングまたは
プレスする。ｂ、一方のフレームの中心部を切断または
プレスし、第２フレーム層を形成する。変更されていな
いフレームが第１層を形成する。Ｃ１２つの層を共に積
層する。ｄ、パッケージを組み立てる。 ［００２３］ 工程の流れ２ ａ、２つの異なったリード・フレーム、第１フレーム層
と第２フレーム層をエツチングする。 ｂ、２つの層を共に積層する。 Ｃ、パッケージを組み立てる。 ［００２４］ 工程の流れ３ ａ、第１フレーム、すなわち非常に長い層をプレスする
。 ｂ、 ａ、の段階で使用したのと同じ工具を使用して第
２フレームをプレスするが、リード用のパンチを取り外
してこれらを中心部をプレスするためのパンチと取り替
える。 Ｃ１２つの層を共に積層する。 ｄ、パッケージを組み立てる。 ［００２５］ 工程の流れ４ ａ、第１フレーム層用のストリップ内のみに位置合わせ
の目印をプレスする。 ｂ、位置合わせの目印をプレスして第２フレーム層用の
ストリップの中心部を切断する。 Ｃ１２つの層を共に積層する。 ｄ、積層されたアセンブリ上で残りの細部をプレスする
。 ｅ、パッケージを組み立てる。 ［００２６］ 工程の流れ５ ａ、プレスまたはエツチングによって２つの異なったフ
レーム層を作る。 ｂ、第１フレーム層のみを使用してワイヤ・ボンド段階
によってパッケージを組み立てる。 Ｃ１２つの異なったフレーム層を共に成形する。 ［００２７］本発明のパッケージは、従来の技術を使用
して組み立てることができることが理解できる。更に重
要なことは、上記の工程の流れ１ないし４で１皮糸層リ
ード・フレームを作ると、パッケージの組み立ては完全
に従来の技術によって行うことができることである。本
発明の多層リード・フレームの重要な利点は、第２フレ
ーム層はパッケージのファミリー全体にとって標準のも
のでよいということである。第１フレーム層のみは、そ
のファミリー内の各々の特定のパッケージに対して注文
によって作る必要がある。第２フレーム層はプレスによ
って作ることができるため、これらは比較的安価につく
ることができる。したがって、本発明の電子パッケージ
は、薄いリード・フレームのパッケージの利点と厚いリ
ード・フレームのパッケージの利点を兼ね備え、これら
のいずれの欠点もなく生産上の問題もほとんどない。 ［００２８１本発明の構造と工程には、本発明の範囲か
ら逸脱することなく多くの変更を行うことができる。例
えば、本発明の種々の特徴はここで明確に図示していな
い方法によって組み合わすことができる。本発明のパッ
ケージは、予め成形された部品から作ることが可能であ
り、射出成形またはその他の技術ではなくて適当なおよ
び（または）従来のフリット・ガラス・コンパウンド（
ｆｒｉｔ ｇｌａｓｓｃｏｍ−ｐｏｕｎｄ）を使用し
てリード・フレームの周囲で共にシールされたセラミッ
ク部品を使用しても作成されることができる。第２フレ
ーム層は、エラストマまたはその他の物質のような特定
の所望の性質を有する非金属材料から作ることが可能で
ある。
ム層１８にボンディングされた少なくとも第２フレーム
層２８を有し、この第２フレーム層２８は先端部２４の
全てではないにしても大部分と共にリード本体２６の少
なくとも１部で共に延びているが、これは基端部２２か
らは欠落している。基端部２２、先端部２４および本体
２６の範囲は正確に定義することはできないが若干型な
っているものと見なすことができることが理解できる。 リード２６の長さに沿ったこれらの範囲はパッケージ間
で変化し、かつ部品１２の大きさ、パッケージ１０の大
きさ、外部リードの種類、部品１２等に接続するのに使
用されるポンディング技術のような要素によって変化す
る。基端部２２は、部品１２のボンディング・パッド１
４にボンディングする場合に含まれるリード２０の領域
であると一般的に考えてもよい。基端部２２は一般的に
微細すなわち小さな寸法を有し、可撓性があり、非常に
細かいピッチを有し、例えボンディング・パッドに直接
ポンディングされることができなくてもボンディング・
パッド１４に近接することができる。先端部２４は、印
刷回路基板（ＰＣＢ）３２のランド（ｌａｎｄ）にボン
ディングする場合に、含まれるリード２０の部分である
と一般的に考えてもよい。これらの先端部２４は直線的
な形状を有しているが、ある場合には何等かの形に形成
されてもよい。たとえば、第１図の特定の実施例の場合
、先端部２４は一番外側の部分がカモメの羽の形のリー
ドになっている。勿論、本発明は特定のり−トの形状に
限定されるものではなく、突合わせジヨイント、Ｊリー
ドなどを使用することができる。リード２０の本体部分
２６は、基端部２２と先端部２４との間のいずれの領域
であってもよい。 ［００１２］第２フレ一ム層２８は、基端部２２の全て
に存在するべきではないが、その理由は、この第２フレ
ーム層２８の目的の１つがリードに強度と強固さを与え
ることであり、この強度と強固さは基端部２２で望まれ
る性質ではない。したがって第２フレーム層２８はボデ
ィ２６の少なくとも一部と先端部２４の大部分で存在し
なければならない。しかし、本発明の１つのバージョン
では、この第２フレーム層２８は先端部２４の全体では
必要とされず、材料を節約するために省略することがで
きることが理解できる。 ［００１３］パツケージ素子１０の一般的な議論に戻っ
て、ボンディング・パッド１４と第１フレーム層１８の
リード２０の基端部２２との間に電気接続が行われる。 これらの接続部は、第１図に示すように、ワイヤー・ボ
ンド３４によって行われてもよく、または金またはその
他の材料のバンプまたはＴＡＢリードなどを使用して直
接ボンデインイブされてもよい。パッケージ本体３６は
電子部品１２、基端部２２、およびリード本体２６の少
なくとも一部を収容する。第２フレーム層２８は、必ず
しもボディ３６によって部分的に取り囲まれる必要はな
く、このことは強度がリード２０によって沿って必要と
されるかどうかによって決まる。先端部２４は、少なく
ともパッケージ本体３６から完全に自由でなくてはなら
ない。素子の組み立てに続いて、パッケージされた素子
は、先端部２４をランド３０と接触させ、適当な方法で
ボンディングすることによってＰＣＢ３２に取り付けら
れ、この適当な方法には、はんだによるジヨイント３８
が含まれるが、これに限定されるものではない。このパ
ッケージは、オプションとしてダイ・ボンド・フラグ４
０を有してもよく、これは第１フレーム層１８の一部で
あって電子部品１２をリード２０の基端部２２に対して
適切な関係で支持する。 ［００１４］第２図および第３図は、この多層リード・
フレーム１６を更に示し、これらの図はそれぞれ第１フ
レーム層１８と第２フレーム層２８の平面図を示し、こ
れらの類似点と相違点を明らかにする。第２図において
、第１フレーム層１８は周辺フレーム４２を有するもと
して図示され、この周辺フレーム４２は組み立て工程の
期間中リード２０を相互に対して所定の位置に保持する
。周辺フレーム４２はパッケージ本体３６が設けられた
後で、リード２０の先端部２４を形成する前に切り離さ
れる。この図では、リード２０は平である。周辺部４２
を有する層１８は、映画フィルムのフレームのような方
法で帯状に形成されてもよく、またはスプロケット穴４
４を使用して従来の方法で自動組み立てのために位置決
めされてもよい。 ［００１５］層１８は、非常に長い（ｆｕｌｌｙ ｆ
ｅａ ｔ ｕ ｒ ｅ ｄ）すなわち完全に延長可能な
層である、すなわち、このリードの部分は最大の長さま
で延長することができることが理解できる。第１フレー
ム層１８は基端部２２から本体２６を通って先端部２４
に延びる。もしダイ・ボンド・フラグ２４が第１層１８
の一部として存在すれば、タイ・バー（ｔｉｅ ｂａ
ｒ）４６を設けてフラグ４０をリード２０に対して正し
い位置に保持しなければならない。タイ・バー４６は、
またパッケージ本体３６が設けられた後に切り離される
。しかし、通常この切断の段階は、試験などの後で行わ
れる最後の段階である。 ［００１６］ これに対して、第３図は、第２図の第１
フレーム層１８に対応する第２フレーム層２８を示す。 ここではまた周辺フレーム４８が存在するが、しかし第
２フレーム層のり−ド５０は、第１フレーム層１８の先
端部２４とリード本体２６の一部に対応する距離だけ延
びることに留意すること。フレーム周辺部４８と第２フ
レーム層２８は、また対応するスプロケットの穴４４を
使用して位置決めされてもよい。実際上、両方のストリ
ップのスプロケットの穴は、以下で説明するように、積
層を行う前または他の層をボンディングする前に、層１
８と２８を相互に対して位置決めするために使用するこ
とができる。第１フレーム層１８と第２フレーム層２８
のリード２０と５０の幅は、それぞれ第２図と第３図で
ほぼ等しいものとして示されている。しかし、第３図か
らり一部５０のピッチは比較的幅が広いため、これらの
り−ド５０自身は、リード２０よりも比較的幅広くされ
ることが可能であることを理解することができる。 ［００１７］多層リードフレーム１６によって種々の機
能が提供される。本体２６と先端部２４は第２フレーム
層２８によって補強されているため、リード２０の外側
の部分、すなわちＰＣＢ３２にボンディングするのに使
用されている先端部分は、単に第１フレーム層１８より
も比較的強くてより強固であり、したがって、苛酷な取
扱と組み立てに耐えることができる。基端部２２の厚さ
は第１層１８の厚さであるにすぎないが、このために比
較的微細であり電子部品１２の近傍でピッチが細かくな
りより多数の電子的接続が可能になる。 ［００１８］第１図に示すように、第２フレーム層２８
は、第１フレーム層１８よりもかなり厚くなるように設
計してパッケージ本体３６から延びるリードの部分の強
度を更に増加してもよい。１つの非限定的な例の場合、
第１フレーム層は約１ないし５ミルの範囲であり、第２
フレーム層の厚さは約４ないし１０ミルの範囲である。 フレーム層の適当な材料には、コバール（Ｋ ｏ ｖ
ａｒ）、合金４２ （Ａｌｌｏｙ ４２）、銅、金、
アルミその他の合金およびこれらの組み合わせなどが含
まれるが、これらに限定されるものではない。 ［００１９］Ｌかし、他の機能を得ることもできる。例
えば、第２フレーム層２８とフレーム１８は、例えいず
れも同じ厚さであっても、第２フレーム層２８はフレー
ム１８よりも固有のより強い強度を有する材料で作るこ
とができる。第１フレーム層１８は、電流をより直接的
に回路に流すことを可能にするため、第２フレーム層２
８よりも比較的より電気的導電性が大きくてもよい。第
１フレーム層１８は、第２フレーム層２８よりもはんだ
によってより濡れ易くてもよい。この特性は、はんだを
ボンド３８に保持するのに役立ち（第１図）、はんだが
無用に層２８に対して弾かれるのを防止する。これらの
層は、これらの機能の２つ以上を同時に有してもよい。 本発明のリード・フレームは２つの層に限定されるもの
ではなく、３つい以上の層を使用することができ各々が
上記のまたは異なった機能の１つに対して役立つことを
更に理解することができる。 ［００２０］多層リード・フレーム１６に対する関心は
、２つの層１８と２８の積層にあることが理解できる。 ２つ以上の層は同じ熱膨張係数を有し、その結果、加熱
された場合、これらの層は異なった速度で膨張せず、リ
ード・フレームの積層を破壊するような剪断応力を形成
しないことが望ましい。本発明のリード・フレームを積
層するには多くの異なった方法が適当であると考えられ
、これらの方法には、抵抗溶接、 「スポット溶接、フ
レームをはんだで事前メツキしこのはんだをリフローさ
せてフレームを相互に「溶接」する方法が含まれる。積
層された多層リード・フレームは、またリード形成段階
で積層の破壊を避けることができなければならない。幾
つかの積層の場合、ある種の外部リードの形が他の形よ
りもより多くの積層の破壊の問題を引き起こすことがま
た理解できる。 ［００２１］本発明のパッケージ電子素子に有用なリー
ド・フレームを作るには、少なくとも５つの異なった工
程の流れを考えることができる。 ［００２２］ 工程の流れ１ ａ、同一の２つのリード・フレームをエツチングまたは
プレスする。ｂ、一方のフレームの中心部を切断または
プレスし、第２フレーム層を形成する。変更されていな
いフレームが第１層を形成する。Ｃ１２つの層を共に積
層する。ｄ、パッケージを組み立てる。 ［００２３］ 工程の流れ２ ａ、２つの異なったリード・フレーム、第１フレーム層
と第２フレーム層をエツチングする。 ｂ、２つの層を共に積層する。 Ｃ、パッケージを組み立てる。 ［００２４］ 工程の流れ３ ａ、第１フレーム、すなわち非常に長い層をプレスする
。 ｂ、 ａ、の段階で使用したのと同じ工具を使用して第
２フレームをプレスするが、リード用のパンチを取り外
してこれらを中心部をプレスするためのパンチと取り替
える。 Ｃ１２つの層を共に積層する。 ｄ、パッケージを組み立てる。 ［００２５］ 工程の流れ４ ａ、第１フレーム層用のストリップ内のみに位置合わせ
の目印をプレスする。 ｂ、位置合わせの目印をプレスして第２フレーム層用の
ストリップの中心部を切断する。 Ｃ１２つの層を共に積層する。 ｄ、積層されたアセンブリ上で残りの細部をプレスする
。 ｅ、パッケージを組み立てる。 ［００２６］ 工程の流れ５ ａ、プレスまたはエツチングによって２つの異なったフ
レーム層を作る。 ｂ、第１フレーム層のみを使用してワイヤ・ボンド段階
によってパッケージを組み立てる。 Ｃ１２つの異なったフレーム層を共に成形する。 ［００２７］本発明のパッケージは、従来の技術を使用
して組み立てることができることが理解できる。更に重
要なことは、上記の工程の流れ１ないし４で１皮糸層リ
ード・フレームを作ると、パッケージの組み立ては完全
に従来の技術によって行うことができることである。本
発明の多層リード・フレームの重要な利点は、第２フレ
ーム層はパッケージのファミリー全体にとって標準のも
のでよいということである。第１フレーム層のみは、そ
のファミリー内の各々の特定のパッケージに対して注文
によって作る必要がある。第２フレーム層はプレスによ
って作ることができるため、これらは比較的安価につく
ることができる。したがって、本発明の電子パッケージ
は、薄いリード・フレームのパッケージの利点と厚いリ
ード・フレームのパッケージの利点を兼ね備え、これら
のいずれの欠点もなく生産上の問題もほとんどない。 ［００２８１本発明の構造と工程には、本発明の範囲か
ら逸脱することなく多くの変更を行うことができる。例
えば、本発明の種々の特徴はここで明確に図示していな
い方法によって組み合わすことができる。本発明のパッ
ケージは、予め成形された部品から作ることが可能であ
り、射出成形またはその他の技術ではなくて適当なおよ
び（または）従来のフリット・ガラス・コンパウンド（
ｆｒｉｔ ｇｌａｓｓｃｏｍ−ｐｏｕｎｄ）を使用し
てリード・フレームの周囲で共にシールされたセラミッ
ク部品を使用しても作成されることができる。第２フレ
ーム層は、エラストマまたはその他の物質のような特定
の所望の性質を有する非金属材料から作ることが可能で
ある。
【図１】本発明の電子素子の側部断面図である。
【図２】本発明の多層リード・フレームと接続して使用
されるフレーム層の平面図であり、このフレーム層はよ
り細部を示され、完全に延長可能である。
されるフレーム層の平面図であり、このフレーム層はよ
り細部を示され、完全に延長可能である。
【図３】本発明の多層リード・フレームを作るために第
２図の十分延長可能なフレーム層と共に使用する細部を
示していないフレーム層である。
２図の十分延長可能なフレーム層と共に使用する細部を
示していないフレーム層である。
１０ 電子素子
１２ 電子部品
１４ ボンディング・パッド
１６ 多層リード・フレーム
１８ 第１フレーム層
２０ リード
２２ 基端部
２４ 先端部
２６ リド本体
２８ 第２フレーム層
３０ ランド
３２ 印刷回路基板
３４ ワイヤ・ボンド
３６ パッケージ本体
３８ はんだジヨイント
４０ ダイ・ボンド・フラグ
４２．４８ 周辺フレーム
４４ スプロケット穴
５０ リード
【図１】
【図２】
【図３】
Claims (2)
- 【請求項１】 複数のボンディング・パッドをその上に
有する電子部品；前記電子部品に近い位置にある基端部
、前記電子部品から離れた位置にある先端部、および前
記基端部と前記先端部との間にあるリード本体を有する
リードの付いた第１フレーム層を有すると共に、前記第
１フレーム層にボンディングされ、前記第１フレーム層
の大部分の先端部および少なくとも前記リード本体の一
部と共に延びる第２フレーム層であって、前記第１フレ
ーム層の基端部で欠落している前記第２フレーム層を有
する多層リード・フレーム；前記電子部品の前記ボンデ
ィング・パッドと前記第１フレーム層の前記基端部との
間の電気接続部；および前記電子部品、前記基端部、お
よび前記リード本体の一部を収容するパッケージ本体で
あって、そこから前記先端部が延びる前記パッケージ本
体；によって構成されることを特徴とするパッケージ電
子素子。 - 【請求項２】 ダイ・ボンド・フラグを有し、前記ダイ
・ボンド・フラグに近い位置にある基端部、前記ダイ・
ボンド・フラグから離れた位置にある先端部、および前
記基端部と前記先端部との間にあるリード本体を有する
第１フレーム層を有すると共に、前記第１フレーム層に
ボンディングされ、前記第１フレーム層の大部分の先端
部および少なくとも前記リード本体の一部と共に延びる
第２フレーム層であって、前記第１フレーム層の基端部
で欠落し、前記第１フレーム層よりも比較的大きい厚さ
を有する前記第２フレーム層；複数のボンディング・パ
ッドをその上に有する電子部品であって、前記ダイ・ボ
ンド・フラグにボンディングされた前記電子部品；およ
び前記電子部品、前記基端部、および前記リード本体の
一部を収容するパッケージ本体であって、そこから前記
先端部が延びる前記パッケージ本体；によって構成され
ることを特徴とする電子素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US457,444 | 1989-12-27 | ||
| US07/457,444 US5014113A (en) | 1989-12-27 | 1989-12-27 | Multiple layer lead frame |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04211152A true JPH04211152A (ja) | 1992-08-03 |
Family
ID=23816762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2417943A Pending JPH04211152A (ja) | 1989-12-27 | 1990-12-20 | 多重層リード・フレーム素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5014113A (ja) |
| JP (1) | JPH04211152A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2013065710A1 (ja) * | 2011-10-31 | 2015-04-02 | 京セラ株式会社 | 圧電アクチュエータ |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475920A (en) * | 1990-08-01 | 1995-12-19 | Burns; Carmen D. | Method of assembling ultra high density integrated circuit packages |
| US5377077A (en) * | 1990-08-01 | 1994-12-27 | Staktek Corporation | Ultra high density integrated circuit packages method and apparatus |
| US5367766A (en) * | 1990-08-01 | 1994-11-29 | Staktek Corporation | Ultra high density integrated circuit packages method |
| WO1992003035A1 (en) * | 1990-08-01 | 1992-02-20 | Staktek Corporation | Ultra high density integrated circuit packages, method and apparatus |
| US5446620A (en) * | 1990-08-01 | 1995-08-29 | Staktek Corporation | Ultra high density integrated circuit packages |
| JPH04179263A (ja) * | 1990-11-14 | 1992-06-25 | Hitachi Ltd | 樹脂封止型半導体装置とその製造方法 |
| US5285108A (en) * | 1991-06-21 | 1994-02-08 | Compaq Computer Corporation | Cooling system for integrated circuits |
| US5448450A (en) * | 1991-08-15 | 1995-09-05 | Staktek Corporation | Lead-on-chip integrated circuit apparatus |
| US5451813A (en) * | 1991-09-05 | 1995-09-19 | Rohm Co., Ltd. | Semiconductor device with lead frame having different thicknesses |
| US5249354A (en) * | 1991-09-25 | 1993-10-05 | American Telephone & Telegraph Co. | Method of making electronic component packages |
| US5702985A (en) * | 1992-06-26 | 1997-12-30 | Staktek Corporation | Hermetically sealed ceramic integrated circuit heat dissipating package fabrication method |
| US6205654B1 (en) * | 1992-12-11 | 2001-03-27 | Staktek Group L.P. | Method of manufacturing a surface mount package |
| US5484959A (en) * | 1992-12-11 | 1996-01-16 | Staktek Corporation | High density lead-on-package fabrication method and apparatus |
| US5420757A (en) * | 1993-02-11 | 1995-05-30 | Indala Corporation | Method of producing a radio frequency transponder with a molded environmentally sealed package |
| US5399902A (en) * | 1993-03-04 | 1995-03-21 | International Business Machines Corporation | Semiconductor chip packaging structure including a ground plane |
| US5801437A (en) * | 1993-03-29 | 1998-09-01 | Staktek Corporation | Three-dimensional warp-resistant integrated circuit module method and apparatus |
| US5644161A (en) * | 1993-03-29 | 1997-07-01 | Staktek Corporation | Ultra-high density warp-resistant memory module |
| US5369056A (en) * | 1993-03-29 | 1994-11-29 | Staktek Corporation | Warp-resistent ultra-thin integrated circuit package fabrication method |
| JPH06291234A (ja) * | 1993-04-01 | 1994-10-18 | Mitsubishi Electric Corp | 半導体装置用リードフレームおよびこれを使用した半導体装置の製造方法 |
| US5777259A (en) * | 1994-01-14 | 1998-07-07 | Brush Wellman Inc. | Heat exchanger assembly and method for making the same |
| JP2856061B2 (ja) * | 1994-01-19 | 1999-02-10 | ソニー株式会社 | リードフレームとその製造方法 |
| US5437096A (en) * | 1994-02-28 | 1995-08-01 | Technical Materials, Inc. | Method for making a multilayer metal leadframe |
| US5528076A (en) * | 1995-02-01 | 1996-06-18 | Motorola, Inc. | Leadframe having metal impregnated silicon carbide mounting area |
| US6025642A (en) * | 1995-08-17 | 2000-02-15 | Staktek Corporation | Ultra high density integrated circuit packages |
| US6072228A (en) | 1996-10-25 | 2000-06-06 | Micron Technology, Inc. | Multi-part lead frame with dissimilar materials and method of manufacturing |
| US5945732A (en) | 1997-03-12 | 1999-08-31 | Staktek Corporation | Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package |
| US6572387B2 (en) | 1999-09-24 | 2003-06-03 | Staktek Group, L.P. | Flexible circuit connector for stacked chip module |
| US6608763B1 (en) | 2000-09-15 | 2003-08-19 | Staktek Group L.P. | Stacking system and method |
| TW525274B (en) * | 2001-03-05 | 2003-03-21 | Samsung Electronics Co Ltd | Ultra thin semiconductor package having different thickness of die pad and leads, and method for manufacturing the same |
| US6462408B1 (en) | 2001-03-27 | 2002-10-08 | Staktek Group, L.P. | Contact member stacking system and method |
| US6552275B2 (en) * | 2001-04-16 | 2003-04-22 | Intel Corporation | Surface mount component |
| US7097645B2 (en) * | 2001-06-04 | 2006-08-29 | Sdgi Holdings, Inc. | Dynamic single-lock anterior cervical plate system having non-detachably fastened and moveable segments |
| WO2003021970A1 (en) * | 2001-09-04 | 2003-03-13 | Faroudja Cognition Systems, Inc. | Low bandwidth video compression |
| US20060213685A1 (en) * | 2002-06-27 | 2006-09-28 | Wang Alan E | Single or multi-layer printed circuit board with improved edge via design |
| AU2003248743A1 (en) * | 2002-06-27 | 2004-01-19 | Ppg Industries Ohio, Inc. | Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof |
| JP4820616B2 (ja) * | 2005-10-20 | 2011-11-24 | パナソニック株式会社 | リードフレーム |
| DE102008055836B4 (de) * | 2008-11-04 | 2010-08-19 | Tyco Electronics Amp Gmbh | Bauteilträger |
| US20120168208A1 (en) * | 2010-12-30 | 2012-07-05 | Delphi Technologies, Inc. | System and method of forming a mechanical support for an electronic component attached to a circuit board |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3627901A (en) * | 1969-12-19 | 1971-12-14 | Texas Instruments Inc | Composite electronic device package-connector unit |
| US4496965A (en) * | 1981-05-18 | 1985-01-29 | Texas Instruments Incorporated | Stacked interdigitated lead frame assembly |
| JPS5961155A (ja) * | 1982-09-30 | 1984-04-07 | Fujitsu Ltd | 半導体装置 |
| JPS6092646A (ja) * | 1983-10-27 | 1985-05-24 | Toshiba Corp | 二層構造リ−ドフレ−ム |
| JPS6112053A (ja) * | 1984-06-27 | 1986-01-20 | Nec Corp | リ−ドフレ−ム |
| JPS6254456A (ja) * | 1985-07-31 | 1987-03-10 | Nec Corp | 半導体装置用リ−ドフレ−ム |
| JPH01137660A (ja) * | 1987-11-25 | 1989-05-30 | Hitachi Ltd | 半導体装置 |
-
1989
- 1989-12-27 US US07/457,444 patent/US5014113A/en not_active Expired - Fee Related
-
1990
- 1990-12-20 JP JP2417943A patent/JPH04211152A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2013065710A1 (ja) * | 2011-10-31 | 2015-04-02 | 京セラ株式会社 | 圧電アクチュエータ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5014113A (en) | 1991-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04211152A (ja) | 多重層リード・フレーム素子 | |
| US6902952B2 (en) | Multi-part lead frame with dissimilar materials and method of manufacturing | |
| KR970010678B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JPH0685157A (ja) | 多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ | |
| US9536798B2 (en) | Package structure and the method to fabricate thereof | |
| JP3360669B2 (ja) | 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法 | |
| US5704593A (en) | Film carrier tape for semiconductor package and semiconductor device employing the same | |
| KR100326834B1 (ko) | 와이어본딩반도체장치및반도체패키지 | |
| JPS62232948A (ja) | リ−ドフレ−ム | |
| JP4923760B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3294998B2 (ja) | 半導体装置 | |
| JPH08264706A (ja) | 半導体装置およびその製造方法 | |
| JPH07283274A (ja) | 半導体装置及び接合シート | |
| JP2784209B2 (ja) | 半導体装置 | |
| JP4240699B2 (ja) | リード部材 | |
| JP3568458B2 (ja) | 半導体装置 | |
| JPH031551A (ja) | 樹脂封止型半導体装置 | |
| JP2883065B2 (ja) | 半導体装置 | |
| JPH09252076A (ja) | Ｉｃ及びｉｃ用リードフレーム | |
| JPH0389539A (ja) | リードフレーム，これを用いた半導体装置およびその製造方法 | |
| JPH0513500A (ja) | テープキヤリアパツケージ | |
| JPH06268014A (ja) | テープキャリア型半導体装置および、その構成方法 |