JPH0421129A - 命令キャッシュ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野１ 本発明はキャッシュ装置に関し、特に情報処理装置に用
いられる命令キャッシュ装置に関する。

〔従来の技術〕

第２図は、２個のコンパートメントを有する従来の命令
キャッシュ装置のブロック図である。

まず、分岐命令実行等によって命令アドレスが書き代わ
ると、演算装置（図示せず）から送られた命令アドレス
１２１が命令アドレスレジスタ入力選択回路４０を経て
命令アドレスレジスタ３８に書込まれる。その後、命令
アドレスレジスタ３８の出力１０１の中位部分１０３で
アドレス行列の各コンパートメント３１．３２を読出す
。同時に、命令アドレスレジスタ３８の出力１０１の中
位部分と下位部分とを結合した値１０２でデータ行列の
各コンパートメント３５．３６を読出す。アドレス行列
コンパートメント３１．３２の出力１０５，１０６はそ
れぞれ比較回路３３３４によって命令アドレスレジスタ
３８の出力１０１の上位部分１０４と比較される。ヒツ
ト判定回路３０は、比較回路３３．３４の比較結果１０
７　１０８を入力し、もし、アドレス行列コンパートメ
ント３１の出力が一致していれば、データ行列コンパー
トメント３５を選択するように、逆に、アドレス行列コ
ンパートメント３２の出力が一致していれば、データ行
列コンパートメント３６を選択するように、出力データ
選択回路３７に対してデータ選択信号１１１を送る。そ
して出力データ選択回路３７の出力１１５は演算装置に
送られる。命令アドレスレジスタ３８の出力１０１は加
算器３９によって、演算装置から送られた命令後長１１
３と加算され、加算結果１１４は、次の命令取り出しの
ために、命令アドレスレジスタ３８に格納される。もし
、アドレス行列コンパートメント３１．３２のいずれも
一致していなければヒツト判定回路３０は、主記憶装置
（図示せず）にデータ読出し要求１１２を送る。主記憶
装置から読出しデータ１１６が送られてくると、予め決
められた置換コンパートメント決定方式（例えばＬＲＵ
方式）によって決定されたコンパートメント、例えばデ
ータ行列コンパートメント３５　（３６）に対して、デ
ータ行列更新指示１１７．１１８を送り、読出しデータ
１１６を格納させる。同時に、対応するアドレス行列コ
ンパートメント３１　（３２）に対してアドレス行列更
新指示１１９（１２０）を送り、命令アドレスレジスタ
３８の出力１０１の上位部分１０４を格納させる。

［発明が解決しようとする課題］ 上述した従来の命令キャッシュ装置は、分岐条件の成立
確定で分岐先の命令取り出しのための命令キャッシュの
検索が行なえないため、分岐条件が成立してから分岐先
の命令を演算装置に送るまでに１サイクルかかるという
欠点がある。

本発明の目的は、分岐条件成立してから分岐先の命令を
演算装置に送るまでの平均サイクル数が１サイクルより
短かい命令キャッシュ装置を提供することである。

〔課題を解決するための手段〕

本発明の命令キャッシュ装置は、 第１、第２の命令アドレスレジスタと、該命令アドレス
レジスタの出力と命令語長とを加算する加算器と、 該加算器の出力または命令アドレス入力データを選択し
、それぞれ第１、第２の命令アドレスレジスタに供給す
る第１、第２の命令アドレスレジスタ入力選択回路と、 第１、第２の命令アドレスレジスタの出力を選択する第
１、第２の命令アドレスレジスタ出力選択回路と、 第１、第２のコンパートメントからなり、それぞれ第１
の命令アドレスレジスタ出力選択回路、第２の命令アド
レスレジスタ出力選択回路の出力のアドレス行列エント
リフィールドで読出されるアドレス行列と、 アドレス行列の第１、第２のコンパートメントにそれぞ
れ対応する第１、第２のコンパートメントからなり、そ
れぞれ第１の命令アドレスレジスタ出力選択回路、第２
の命令アドレスレジスタ出力選択回路の出力のデータ行
列エントリフィールドで読出されるデータ行列と、 前記データ行列の第１のコンパートメントまたは第２の
コンパートメントの出力を選択し、演算装置に送る出力
データ選択回路と、 第１の命令アドレスレジスタ選択回路の出力のアドレス
行列キーフィールドとアドレス行列の第１のコンパート
メントの出力を比較する第１の比較回路と、 第２の命令アドレスレジスタ選択回路の出力のアドレス
行列キーフィールドとアドレス行列の第２のコンパート
メントのａカを比較する第２の比較回路と、 最も最近使用されたコンパートメントのコンパートメン
ト番号を記憶するコンパートメント選択レジスタと、 第１、第２の比較回路の出力を入力し、分岐命令以外の
命令実行時には、一致を検出した比較回路に対応するデ
ータ行列のコンパートメントを選択するデータ選択信号
を出力するとともに、一致が検８された前記コンパート
メント選択レジスタに更新指示を送り、いずれの比較回
路からも一致が検出されない場合には、主記憶装置にデ
ータ読出し要求を送り、主記憶装置から読出しデータが
送られてくると、予め決められた置換コンパートメント
決定方式によって決定されたコンパートメントのデータ
行列に対してデータ行列更新指示を送って前記読出しデ
ータを格納させるとともに対応するアドレス行列のコン
パートメントに対してアドレス行列更新指示を送り、対
応するアドレスレジスタ出力選択回路のアドレス行列キ
ーフィールドを格納させ、同時に読出しデータを格納し
たコンパートメントのコンパートメント番号を記憶する
ようにコンパートメント選択レジスタに更新指示を送り
、分岐命令実行時には、コンパートメント選択レジスタ
が示さない方のコンパートメントのアドレス行列が一致
していれば該コンパートメントと対応するデータ行列の
コンパートメントを選択するデータ選択信号を出力し、
分岐条件成立時にコンパートメント選択レジスタが示さ
ない方のアドレス行列のコンパートメントの出力が一致
していない場合、または、分岐条件成立時にコンパート
メント選択レジスタが示す方のアドレス行列のコンパー
トメントの出力が一致していない場合、コンパートメン
ト選択レジスタが他方のコンパートメントを示すように
、コンパートメント選択レジスタ更新指示を送り、分岐
命令実行時の上記動作をもう一度繰り返させ、それでも
一致しない場合、主記憶装置にデータ読出し要求を送り
、主記憶装置から読出しデータが送られてくると、予め
決められた置換コンパートメント決定方式によって決定
されたコンパートメントに対してデータ行列更新指示を
送り、読出しデータを格納させ、同時に対応するアドレ
ス行列のコンパートメントに対してアドレス行列更新指
示を送り、第１の命令アドレスレジスタ出力選択回路の
出力のアドレス行列キーフィールドを格納させ、同時に
コンパートメント選択レジスタに対して、データを格納
した方のコンパートメントのコンパートメント番号を記
憶するように、コンパートメント選択レジスタ更新指示
を送るヒツト判定回路と、分岐命令以外の命令実行時に
は、コンパートメント選択レジスタが第１のコンパート
メントを示せば第１、第２の命令アドレスレジスタ入力
選択回路が共に加算器の出力を選択し、第１、第２の命
令アドレスレジスタ出力選択回路が共に第１の命令アド
レスレジスタの出力を選択し、コンパートメント選択レ
ジスタが第２のコンパートメントを示せば第１、第２の
命令アドレスレジスタ入力選択回路が共に加算器の出力
を選択し、第１、第２の命令アドレスレジスタ出力選択
回路が共に第２の命令アドレスレジスタの出力を選択し
、分岐命令の実行時には、コンパートメント選択レジス
タが第１のコンパートメントを示せば第１、第２の命令
アドレスレジスタ入力選択回路がそれぞれ加算器の出力
、演算装置から送られてきた命令アドレスを選択し、第
１、第２の命令アドレスレジスタ出力選択回路がそれぞ
れ第１、第２の命令アドレスレジスタの出力を選択し、
コンパートメント選択レジスタが第２のコンパートメン
トを示せば第１、第２の命令アドレスレジスタ入力選択
回路がそれぞれ演算装置から送られてきた命令アドレス
、加算器の出力を選択し、第１、第２の命令アドレスレ
ジスタ出力選択回路がそれぞれ第２、第１の命令アドレ
スレジスタの出力を選択するように第１、第２の命令ア
ドレスレジスタ入力選択回路と第１、第２の命令アドレ
スレジスタ出力選択回路を制御する選択回路と、 分岐命令以外の命令実行時には、ヒツト判定回路から出
力されたデータ選択信号を出力データ選択回路に送り、
分岐命令実行時で、かつ分岐条件成立ならばヒツト判定
回路から出力されたデータ選択信号を出力データ選択回
路に送り、分岐命令実行時で、かつ分岐条件不成立なら
ばコンパート選択レジスタが示すコンパートメントを選
択するデータ選択信号を出力データ選択回路に送る出力
データ選択信号選択回路とを有している。

［作　用１ 分岐命令実行で分岐条件不成立の場合、分岐命令の後続
命令はコンパートメント選択レジスタが示す最も最近使
用したコンパートメントのデータ行列から読出し、分岐
条件成立時の分岐先の命令はそれ以外のコンパートメン
トのデータ行列から同時に読出すので、分岐条件が成立
してから分岐先の命令を演算装置に送るまでの時間が１
サイクルより短かくなる。

［実施例］ 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の命令キャッシュ装置のブロ
ック図である。

加算器１９は、命令アドレスレジスタ１８または２３の
出力と命令語長１１３とを加算する。第１、第２の命令
アドレスレジスタ入力選択回路２０．２２は加算器１９
の出力１１４または命令アドレス入力データ１２１を選
択し、出力２０２．２０３をそれぞれ第１、第２の命令
アドレスレジスタ１Ｂ、２３に供給する。第１、第２の
命令アドレスレジスタ出力選択回路２１．２４は第１、
第２の命令アドレスレジスタ１８．２３の出力２０４，
２０５を選択する。アドレス行列は、第１１第２のコン
パートメント１１．１２からなり、それぞれ第１の命令
アドレスレジスタ出力選択回路２１、第２の命令アドレ
スレジスタ出力選択回路２４の出力２０６，２０７の中
位部分２１０２１１で読出される。データ行列は、アド
レス行列の第１、第２のコンパートメント１１゜１２に
それぞれ対応する第１、第２のコンパートメント１５．
１６からなり、それぞれ第１の命令アドレスレジスタ出
力選択回路２１、第２の命令アドレスレジスタ出力選択
回路２４の出力２０６．２０７の中位部分と下位部分を
結合した値２１２２１３で読出される。出力データ選択
回路１７は、データ行列の第１のコンパートメント１５
または第２のコンパートメント１６の出力１０９．１１
０を選択し、演算装置（図示せず）に出力１１５を送る
。第１の比較回路１１は第１の命令アドレスレジスタ選
択回路２１の出力２０６の上位部分２０８とアドレス行
列の第１のコンパートメント１１の出力１０５を比較す
る。

第２の比較回路１４は、第２の命令アドレスレジスタ選
択回路２４の出力２０７の上位部分２０９とアドレス行
列の第２のコンパートメント１２の出力１０６を比較す
る。コンパートメント選択レジスタ２５は、最も最近使
用されたコンパートメントのコンパートメント番号（第
１のコンパートメントはＯ１第２のコンパートメントは
ｌ）を記憶し、正出力２１４と反転出力２１５を出力す
る。ヒツト判定回路１０は、第１、第２の比較回路１３
．１４の出力１０７，１０８を入力し、分岐命令デコー
ド信号２０１が”０”の時（分岐命令以外の命令実行時
）には、一致を検出した比較回路に対応するデータ行列
のコンパートメントを選択するデータ選択信号１１１を
出力するとともに、一致が検出された前記コンパートメ
ントのコンパートメント番号を記憶するようにコンパー
トメント選択レジスタ２５に更新指示２１８を送り、い
ずれの比較回路１３．１４からも一致が検出されない場
合には、主記憶装置にデータ読出し要求１１２を送り、
主記憶装置から読出しデータ１１６が送られてくると、
予め決められた置換コンパートメント決定方式によって
決定されたコンパートメントのデータ行列に対してデー
タ行列更新指示１２０または１１８を送って前記読出し
データ１１６を格納させるとともに対応するアドレス行
列のコンパートメントに対してアドレス行列更新指示１
１９または１２０を送り、対応する命令アドレスレジス
タ出力選択回路２１または２２の上位部分２０８または
２０９を格納させ、同時に読出しデータ１１６を格納し
たコンパートメントのコンパートメント番号を記憶する
ようにコンパートメント選択レジスタ２５に更新指示２
１８を送り、分岐命令コード信号２０１が”１”のとき
（分岐命令実行時）には、コンパートメント選択レジス
タ２５の反転出力２１５のコンパートメントのアドレス
行列が一致していれば該コンパートメントと対応するデ
ータ行列のコンパートメントを選択するデータ選択信号
１１１を出力し、分岐条件成立時にコンパートメント選
択レジスタ２５が示さない（反転出力２１５）のアドレ
ス行列のコンパートメントの出力が一致していない場合
、または、分岐条件不成立時にコンパートメント選択レ
ジスタ２５が示す方のアドレス行列のコンパートメント
の出力が一致していない場合、コンパートメント選択レ
ジスタ２５の値を反転するように、コンパートメント選
択レジスタ更新指示２１８を送り、上記分岐命令実行時
の動作をもう一度繰り返させ、それでも一致しない場合
、主記憶装置にデータ読出し要求１１２を送り、主記憶
装置から読出しデータ１１６が送られてくると、予め決
められた置換コンパートメント決定方式によって決定さ
れたコンパートメントに対してデータ行列更新指示１１
７を送り、読出しデータ１１６を格納させ、同時に、対
応するアドレス行列のコンパートメントに対してアドレ
ス行列更新指示１１９または１２０を送り、第１の命令
アドレスレジスタ出力選択回路２１の出力２０６の上位
部分２０８を格納させ、同時にコンパ−トメント選択レ
ジスタ２５に対して読出しデータ１１６を格納した方の
コンパートメントのコンパートメント番号を記憶するよ
うに、コンパートメント選択レジスタ更新指示２１８を
送る。選択回路２６は、分岐命令以外の命令実行時には
、コンパートメント選択レジスタ２５の出力２１４が０
であれば第１、第２の命令アドレスレジスタ入力選択回
路２０．２２が共に加算器Ｉ９の出力１１４を選択し、
第１、第２の命令アドレスレジスタ出力選択回路２１．
２４が共に第１の命令アドレスレジスタ１８の出力を選
択し、コンパートメント選択レジスタ２５の正出力２１
４カ月であれば第１、第２の命令アドレスレジスタ入力
選択回路２０．２２が共に加算器１９の出力１１４を選
択し、第１、第２の命令アドレスレジスタ出カ遺択回路
２１．２４が共に第２の命令アドレスレジスタ２５の出
力２０５を選択し、分岐命令の実行時には、コンパート
メント選択レジスタ２５の正比力２１４がＯであれば第
１、第２の命令アドレスレジスタ入力選択回路２０．２
２がそれぞれ加算器１９の出力１１４、演算装置から送
られてきた命令アドレス１２１を選択し、第１、第２の
命令アドレスレジスタ出力選択回路２１．２４がそれぞ
れ第１、第２の命令アドレスレジスタ１８．２３の出力
１０４，２０５を選択し、コンパートメント選択レジス
タ２５の正比力２１４が１であれば第１、第２の命令ア
ドレスレジスタ入力選択回路２０．２２がそれぞれ演算
装置から送られてきた命令アドレス１２１、加算器１９
の出力１１４を選択し、第１、第２の命令アドレスレジ
スタ出力選択回路２１．２４がそれぞれ第２、第１の命
令アドレスレジスタ２１．１８の出力２０５．２０４を
選択するように、第１、第２の命令アドレスレジスタ入
力選択回路２０．２２と第１、第２の命令アドレスレジ
スタ出力選択回路２１．２４を制御する。出力データ選
択信号選択回路２７は分岐命令以外の命令実行時には、
ヒツト判定回路１０から出力されたデータ選択信号１１
４を出力データ選択回路１７にデータ選択信号１１６と
して送り、分岐命令実行時で、かつ分岐条件成立ならば
、ヒツト判定回路１０から出力されたデータ選択信号１
１１をデータ選択信号２１６として出力データ選択回路
１７に送り、分岐命令実行時で、かつ分岐条件不成立な
らばコンパート選択レジスタ２５の正出力２１４が示す
コンパートメントを選択するデータ選択信号２１６を出
力データ選択回路Ｉ７に送る。

次に、本実施例の動作を説明する。

（１）まず、分岐命令以外の命令実行時について説明す
る。

この場合、演算装置から送られた分岐命令デコード信号
２０１がＯであるため、選択回路２６はその出力２１７
としてコンパートメント選択レジスタ２５の正出力２１
４を選択する。したがって、そのときのコンパートメン
ト選択レジスタ２５の値が、例えば”０”であれば第１
、第２の命令アドレスレジスタ入力選択回路２０．２２
は共に加算器１９の出力１１４を、第１、第２の命令ア
ドレスレジスタ出力選択回路２１．２４は共に第１の命
令レジスタ１８の出力２０４をそれぞれ選択する。そし
て、第１の命令アドレスレジスタ出力選択回路２１の出
力２０６の中位部分２１０でアドレス行列の第１のコン
パートメント１１を読出す、同時に、第１の命令アドレ
スレジスタ出力選択回路２１の出力２０Ｂの中位部分と
下位部分とを結合した値２１２でデータ行列の第１のコ
ニ／バー）メント１５を読出す。アドレス行列コンパー
トメント１１の出力１０５は比較回路１３によって、第
１の命令アドレスレジスタ出力選択回路２１の出力２０
６の上位部分２０８と比較される。また、第２の命令ア
ドレスレジスタ出力選択回路２４の出力２０７の中位部
分２１１でアドレス行列の第２のコンパートメント１２
を読出す。

同時に、第２の命令アドレスレジスタ出力選択回路２４
の出力２０７の中位部分と下位部分とを結合した値２１
３でデータ行列の第２のコンパートメント１６を読出す
、アドレス行列コンパートメント１２の出力１０６は比
較回路１４によって、第２の命令アドレスレジスタ出力
選択回路２４の出力２０７の上位部分２０９と比較され
る。ヒツト判定回路１０は、比較回路１３．１４の比較
結果１０７，１０８を入力とし、もし、アドレス行列コ
ンパートメント１１の出力が一致していればデータ行列
コンパートメント１５を選択するように、逆に、アドレ
ス行列コンパートメント１２の出力が一致していれば、
データ行列コンパートメント１６を選択するように、出
力データ選択信号選択回路２７に対してデータ選択信号
１１１を送る。出力データ選択信号選択回路２７は分岐
命令デコード信号２０１が０なのでデータ選択信号１１
１をデータ選択信号２１６としてデータ選択回路１７に
送る。そして、出力データ選択回路１７の出力１１５は
演算装置に送られる。同時に、コンパートメント選択レ
ジスタ２５に対して、一致した方のコンパートメント番
号を記憶するように、コンパートメント選択レジスタ更
新指示２１８がヒツト判定回路１０から送られる。第１
の命令アドレスレジスタ出力選択回路２１の出力２０６
は加算器１９によって、演算装置から送られた命令語長
１１３と加算され、加算結果１１４は、次の命令取り出
しのために、第１、第２の命令アドレスレジスタ１８．
２３に格納される。もし、アドレス行列コンパートメン
ト１１．１２のいずれも一致していなければヒツト判定
回路１０は、主記憶装置（図示せず）にデータ読出し要
求１１２を送る。主記憶装置から読出しデータ１１６が
送られてくると、予め決められた置換コンパートメント
決定方式（例えばＬＲＵ方式）によって決定されたコン
パートメント、例えばデータ行列コンパートメント１５
に対して、データ行列更新指示１１７を送り、読出しデ
ータ１１６を格納させる。同時に、対応するアドレス行
列のコンパートメント１１に対して、アドレス行列更新
指示１１９を送り、第１の命令アドレスレジスタ出力選
択回路２１の出力２０６の上位部分２０８を格納させる
。同時に、コンパートメント選択レジスタ２５に対して
データを格納した方のコンパートメント番号を記憶する
ようにコンパートメント選択レジスタ更新指示２１８が
送られる。

（２）次に、分岐命令実行時について説明する。

分岐命令実行時は、演算装置から送られた分岐命令デコ
ード信号２０１が１であるため、選択回路２６はその出
力２１７としてコンパートメント選択レジスタ２５の反
転出力２１５を選択する。したがって、そのときのコン
パートメント選択レジスタ２５の値が、例えばＯであれ
ば第１の命令アドレスレジスタ入力選択回路２０は加算
器１９の出力１１４を、第２の命令アドレスレジスタ入
力選択回路２２は演算装置から送られた命令アドレス１
２１を、また、第１の命令アドレスレジスタ出力選択回
路２１は第１の命令１ノジスタ１８の出力２０４を、第
２の命令アドレスレジスタ出力選択回路２４は第２の命
令アドレスレジスタ２３の出力２０５をそれぞれ選択す
る。そして分岐命令以外の命令実行時と同様に、第１、
第２の命令アドレスレジスタ出力選択回路２１．２４の
出力２０６，２０７によってアドレス行列のコンパート
メント１１．１２およびデータ行列のコンパートメント
１５．１６をそれぞれ読出す。さらに、アドレス行列コ
ンパートメント１１．１２の出力１０５．１０６は比較
回路１３．１４によって、第１、第２の命令アドレスレ
ジスタ出力選択回路２１．２４の出力２０６．２０７の
上位部分２０８，２０９とそれぞれ比較される。

ヒツト判定回路１０は、比較回路１３．１４の比較結果
１０７．１０８と、さらにコンパートメント選択レジス
タ２５の反転出力２１５を入力とし、コンパートメント
選択レジスタ２５が示さない方のアドレス行列コンパー
トメントの出力が一致していれば、そちら側のデータ行
列コンパートメントを選択するように、出力データ選択
信号選択回路２７に対してデータ選択信号１１１を送る
。出力データ選択信号選択回路２７は、分岐命令デコー
ド信号２０１が１、かつ分岐条件不成立ならばコンパー
トメント選択レジスタ２５の正出力２１４を、そうでな
ければデータ選択信号１１１をデータ選択回路１７に送
る。同時に、コンパートメント選択レジスタ２５は、分
岐条件成立時にはその値を反転する。

分岐条件成立時にコンパートメント選択レジスタ２５が
示さない方のアドレス行列コンパートメントの出力が一
致していない場合、または、分岐条件不成立時にコンパ
ートメント選択レジスタ２５が示す方のアドレス行列コ
ンパートメントの出力が一致していない場合、ヒツト判
定回路１０は、コンパートメント選択レジスタ２５の値
を反転するように、コンパートメント選択レジスタ更新
指示２１８を送り、上記動作をもう一度繰り返させる。

主記憶装置から読出しデータ１１６が送られてくると、
予め決められた置換コンパートメント決定方式（例えば
ＬＲＵ方式）によって決定されたコンパートメント、例
えばデータ行列コンパートメント１５に対してデータ行
列更新指示１１７を送り、読出しデータ１１６を格納さ
せる。同時に、対応するアドレス行列のコンパートメン
ト１１に対してアドレス行列更新指示１１９を送り、第
１の命令アドレスレジスタ出力選択回路２１の出力２０
６の上位部分２０８を格納させる。同時に、コンパート
メント選択レジスタ２５に対してデータを格納した方の
コンパートメント番号を記憶するようにコンパートメン
ト選択レジスタ更新指示２１８が送られる。

［発明の効果］ 以上説明したように本発明は、命令キャッシュの検索に
ついて、分岐命令の後続命令は最も最近使用したコンパ
ートメントから分岐先の命令はそれ以外のコンパートメ
ントから同時に読出しを可能とすることにより、分岐条
件が成立してから分岐先の命令を演算装置に送るまでの
平均サイクル数を従来よりも０５サイクル短縮できると
いう効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の命令キャッシュ装置を示す
ブロック図、第２図は従来の命令キャッシュ装置を示す
ブロック図である。 ｌＯ・・・・・・・・・ヒツト判定回路、１１・・・・
・・・・・アドレス行列の第１のコンパートメント、 １２・・・・・・・・・アドレス行列の第２のコンパー
トメント、 １３・・・・・・・・・第１の比較回路、ｌ４・・・・
・・・・・第２の比較回路、１５・・・・・・・・・デ
ータ行列の第１のコンパートメント１６・・・・・・・
・・データ行列の第２のコンパートメント１７・・・・
・・・・・出力データ選択回路、】８・・・・・・・・
・第１の命令アドレスレジスタ、１９・・・・・・・・
・加算器、 ２０・・・・・・・・・第１の命令アドレスレジスタ入
力選択回路、 ２１・・・・・・・・・第１の命令アドレスレジスタ出
力選択回路、 ２２・・・・・・・・・第２の命令アドレスレジスタ入
力選択回路、 ２３・・・・・・・・・第２の命令アドレスレジスタ、
２４・・・・・・・・・第２の命令アドレスレジスタ出
力選択回路、 ２５・・・・・・・・・コンパートメント選択レジスタ
、２６・・・・・・・・・選択回路、 ２７・・・・・・・・・出力データ選択信号選択回路、
３０・・・・・・・・・ヒツト判定回路、３１・・・・
・・・・・アドレス行列の第１のコンパートメン３２・
・・・・・・・・アドレス行列の第２のコンパートメン
ト、 ３３・・・・・・・・・第１の比較回路、３４・・・・
・・・・・第２の比較回路、３５・・・・・・・・・デ
ータ行列の第１のコンパートメント３６・・・・・・・
・・データ行列の第２のコンパートメント３７・・・・
・・・・・出力データ選択回路、３８・・・・・・・・
・命令アドレスレジスタ、３９・・・・・・・・・加算
器、 ４０・・・・・・・・・命令アドレスレジスタ入力選択
回路、１０１・・・・・・命令アドレスレジスタ３８の
出力、１０２・・・・・・命令アドレスレジスタ３８の
出力の中位部分と下位部分とを結合した値、 １０３・・・・・・命令アドレス３８の出力の中位部分
、１０４−・・・・・命令アドレスレジスタ３８の出力
の上位部分、 １０５・・・・・・アドレス行列の第１のコンパートメ
ント３１の出力、 １０６・・・・・・アドレス行列の第２のコンパートメ
ン０Ｂ ト３２の出力、 ・・・・・・第１の比較回路１３の比較結果、・・・・
・・第２の比較回路１４の比較結果、・・・・・・デー
タ行列の第１のコンパートメント３５の出力、 ・・・・・・データ行列の第２のコンパートメント３６
の出力、 ・・・・・・データ選択信号、 ・・・・・・データ読出し要求、 ・・・・・・命令語長、 ・・・・・・出力データ選択回路１７の出力、・・・・
・・主記憶装置からの読出しデータ、・・・・・・第１
のデータ行列更新指示、・・・・・・第２のデータ行列
更新指示、・・・・・・第１のアドレス行列更新指示、
・・・・・・第２のアドレス行列更新指示、・・・・・
・演算装置からの命令アドレス、・・・・・・命令バッ
ファ出力、 ・・・・・・命令整列回路出力、 ・・・・・・分岐命令デコード信号、 ２０２・・・・・・第１の命令アドレスレジスタ入力選
択回路２０の出力、 ２０３・・・・・・第２の命令アドレスレジスタ入カ選
択回路２２の出力、 ２０４・・・・・・第１の命令アドレスレジスタ１８の
出力、 ２０５・・・・・・第２の命令アドレスレジスタ２３の
出力、 ２０６・・・・・・第１の命令アドレスレジスタ出力選
択回路２１の出力、 ２０７・・・・・・第２の命令アドレスレジスタ出力選
択回路２４の出力、 ２０８・・・・・・第１の命令アドレスレジスタ８力選
択回路２１の出力の中位部分と下位部分 とを結合した値、 ２０９・・・・・・第２の命令アドレスレジスタ出力選
択回路２４の出力の中位部分と下位部分 とを結合した値、 ２１０・・・・・・第１の命令アドレスレジスタ出力選
択回路２１の出力の中位部分、 ・・・・・・第２の命令アドレスレジスタ出力選択回路
２４の出力の中位部分、 ・・・・・・第１の命令アドレスレジスタ出力選択回路
２１の出力の上位部分、 ・・・・・・第２の命令アドレスレジスタａカ選択回路
２４の出力の上位部分、 ・・・・・・コンパートメント選択レジスタ２５の正出
力、 ・・・・・・コンパートメント選択レジスタ２５の反転
出力、 ・・・・・・出力データ選択信号選択回路２７の出力、 ・・・・・・選択回路２６の出力、 ・・・・・・コンパートメント選択レジスタ更新指ボー ・・・・・・分岐条件成立信号。

Claims (1)

1. 【特許請求の範囲】 １、第１、第２の命令アドレスレジスタと、該命令アド
   レスレジスタの出力と命令語長とを加算する加算器と、 該加算器の出力または命令アドレス入力データを選択し
   、それぞれ第１、第２の命令アドレスレジスタに供給す
   る第１、第２の命令アドレスレジスタ入力選択回路と、 第１、第２の命令アドレスレジスタの出力を選択する第
   １、第２の命令アドレスレジスタ出力選択回路と、 第１、第２のコンパートメントからなり、それぞれ第１
   の命令アドレスレジスタ出力選択回路、第２の命令アド
   レスレジスタ出力選択回路の出力のアドレス行列エント
   リフィールドで読出されるアドレス行列と、 アドレス行列の第１、第２のコンパートメントにそれぞ
   れ対応する第１、第２のコンパートメントからなり、そ
   れぞれ第１の命令アドレスレジスタ出力選択回路、第２
   の命令アドレスレジスタ出力選択回路の出力のデータ行
   列エントリフィールドで読出されるデータ行列と、 前記データ行列の第１のコンパートメントまたは第２の
   コンパートメントの出力を選択し、演算装置に送る出力
   データ選択回路と、 第１の命令アドレスレジスタ選択回路の出力のアドレス
   行列キーフィールドとアドレス行列の第１のコンパート
   メントの出力を比較する第１の比較回路と、 第２の命令アドレスレジスタ選択回路の出力のアドレス
   行列キーフィールドとアドレス行列の第２のコンパート
   メントの出力を比較する第２の比較回路と、 最も最近使用されたコンパートメントのコンパートメン
   ト番号を記憶するコンパートメント選択レジスタと、 第１、第２の比較回路の出力を入力し、分岐命令以外の
   命令実行時には、一致を検出した比較回路に対応するデ
   ータ行列のコンパートメントを選択するデータ選択信号
   を出力するとともに、一致が検出された前記コンパート
   メント選択レジスタに更新指示を送り、いずれの比較回
   路からも一致が検出されない場合には、主記憶装置にデ
   ータ読出し要求を送り、主記憶装置から読出しデータが
   送られてくると、予め決められた置換コンパートメント
   決定方式によって決定されたコンパートメントのデータ
   行列に対してデータ行列更新指示を送って前記読出しデ
   ータを格納させるとともに対応するアドレス行列のコン
   パートメントに対してアドレス行列更新指示を送り、対
   応するアドレスレジスタ出力選択回路のアドレス行列キ
   ーフィールドを格納させ、同時に読出しデータを格納し
   たコンパートメントのコンパートメント番号を記憶する
   ようにコンパートメント選択レジスタに更新指示を送り
   、分岐命令実行時には、コンパートメント選択レジスタ
   が示さない方のコンパートメントのアドレス行列が一致
   していれば該コンパートメントと対応するデータ行列の
   コンパートメントを選択するデータ選択信号を出力し、
   分岐条件成立時にコンパートメント選択レジスタが示さ
   ない方のアドレス行列のコンパートメントの出力が一致
   していない場合、または、分岐条件成立時にコンパート
   メント選択レジスタが示す方のアドレス行列のコンパー
   トメントの出力が一致していない場合、コンパートメン
   ト選択レジスタが他方のコンパートメントを示すように
   、コンパートメント選択レジスタ更新指示を送り、上記
   分岐命令実行時の動作をもう一度繰り返させ、それでも
   一致しない場合、主記憶装置にデータ読出し要求を送り
   、主記憶装置から読出しデータが送られてくると、予め
   決められた置換コンパートメント決定方式によって決定
   されたコンパートメントに対してデータ行列更新指示を
   送り、読出しデータを格納させ、同時に対応するアドレ
   ス行列のコンパートメントに対してアドレス行列更新指
   示を送り、第１の命令アドレスレジスタ出力選択回路の
   出力のアドレス行列キーフィールドを格納させ、同時に
   コンパートメント選択レジスタに対して、データを格納
   した方のコンパートメントのコンパートメント番号を記
   憶するように、コンパートメント選択レジスタ更新指示
   を送るヒット判定回路と、分岐命令以外の命令実行時に
   は、コンパートメント選択レジスタが第１のコンパート
   メントを示せば第１、第２の命令アドレスレジスタ入力
   選択回路が共に加算器の出力を選択し、第１、第２の命
   令アドレスレジスタ出力選択回路が共に第１の命令アド
   レスレジスタの出力を選択し、コンパートメント選択レ
   ジスタが第２のコンパートメントを示せば第１、第２の
   命令アドレスレジスタ入力選択回路が共に加算器の出力
   を選択し、第１、第２の命令アドレスレジスタ出力選択
   回路が共に第２の命令アドレスレジスタの出力を選択し
   、分岐命令の実行時には、コンパートメント選択レジス
   タが第１のコンパートメントを示せば第１、第２の命令
   アドレスレジスタ入力選択回路がそれぞれ加算器の出力
   、演算装置から送られてきた命令アドレスを選択し、第
   １、第２の命令アドレスレジスタ出力選択回路がそれぞ
   れ第１、第２の命令アドレスレジスタの出力を選択し、
   コンパートメント選択レジスタが第２のコンパートメン
   トを示せば第１、第２の命令アドレスレジスタ入力選択
   回路がそれぞれ演算装置から送られてきた命令アドレス
   、加算器の出力を選択し、第１、第２の命令アドレスレ
   ジスタ出力選択回路がそれぞれ第２、第１の命令アドレ
   スレジスタの出力を選択するように第１、第２の命令ア
   ドレスレジスタ入力選択回路と第１、第２の命令アドレ
   スレジスタ出力選択回路を制御する選択回路と、 分岐命令以外の命令実行時には、ヒット判定回路から出
   力されたデータ選択信号を出力データ選択回路に送り、
   分岐命令実行時で、かつ分岐条件成立ならばヒット判定
   回路から出力されたデータ選択信号を出力データ選択回
   路に送り、分岐命令実行時で、かつ分岐条件不成立なら
   ばコンパート選択レジスタが示すコンパートメントを選
   択するデータ選択信号を出力データ選択回路に送る出力
   データ選択信号選択回路とを有する命令キャッシュ装置
   。