JPH04212575A - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JPH04212575A JPH04212575A JP2400608A JP40060890A JPH04212575A JP H04212575 A JPH04212575 A JP H04212575A JP 2400608 A JP2400608 A JP 2400608A JP 40060890 A JP40060890 A JP 40060890A JP H04212575 A JPH04212575 A JP H04212575A
- Authority
- JP
- Japan
- Prior art keywords
- nonlinear
- processing
- circuit
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は撮像装置に関し、特に撮
像素子の固定パターンノイズ（以下ＦＰＮという）の除
去に関するものである。
像素子の固定パターンノイズ（以下ＦＰＮという）の除
去に関するものである。
【０００２】
【従来の技術】従来、この種の装置の代表的な例を図９
に示す。図中、１は開閉シャッタ、２は増幅型固体撮像
素子等のエリアセンサ、３は増幅回路、４は１０ビット
Ａ−Ｄ（アナログ−ディジタル）変換器、２３はスイッ
チ回路、２４はメモリ回路、２２は減算器、８は非線形
処理であるガンマ・ニー処理回路、９は様々なディジタ
ル信号処理を行うＤＳＰ（ｄｉｇｉｔａｌ ｓｉｇｎａ
ｌ ｐｒｏｃｅｓｓｏｒ） 回路である。１０はＤ−Ａ
（ディジタル−アナログ）変換器、２５はシステムコン
トロール回路、２６はメモリコントロール回路である。
に示す。図中、１は開閉シャッタ、２は増幅型固体撮像
素子等のエリアセンサ、３は増幅回路、４は１０ビット
Ａ−Ｄ（アナログ−ディジタル）変換器、２３はスイッ
チ回路、２４はメモリ回路、２２は減算器、８は非線形
処理であるガンマ・ニー処理回路、９は様々なディジタ
ル信号処理を行うＤＳＰ（ｄｉｇｉｔａｌ ｓｉｇｎａ
ｌ ｐｒｏｃｅｓｓｏｒ） 回路である。１０はＤ−Ａ
（ディジタル−アナログ）変換器、２５はシステムコン
トロール回路、２６はメモリコントロール回路である。
【０００３】次にこの撮像装置の動作についてであるが
、まずＦＰＮの除去について説明する。システムコント
ロール回路２５によって制御され開閉シャッタ１を閉じ
ることによりエリアセンサ２を遮光する。その状態にお
いてエリアセンサ２より読み出された出力信号（これが
ＦＰＮ信号である）は、増幅回路３により増幅され、１
０ビットＡ−Ｄ変換器２１によりアナログ−ディジタル
変換され、システムコントロール回路２５により制御さ
れａ側を選択状態のスイッチ回路２３を通じてメモリ回
路２４に記憶される。この際、メモリ回路２４はメモリ
コントロール回路２６により制御され書き込み可能とな
っている。
、まずＦＰＮの除去について説明する。システムコント
ロール回路２５によって制御され開閉シャッタ１を閉じ
ることによりエリアセンサ２を遮光する。その状態にお
いてエリアセンサ２より読み出された出力信号（これが
ＦＰＮ信号である）は、増幅回路３により増幅され、１
０ビットＡ−Ｄ変換器２１によりアナログ−ディジタル
変換され、システムコントロール回路２５により制御さ
れａ側を選択状態のスイッチ回路２３を通じてメモリ回
路２４に記憶される。この際、メモリ回路２４はメモリ
コントロール回路２６により制御され書き込み可能とな
っている。
【０００４】次に開閉シャッタ１を開け、被写体の光学
像を入力し、その状態においてエリアセンサ２より読み
出された出力信号（これはＦＰＮ信号が重畳された映像
信号である）は、前述と同様に増幅された後、アナログ
−ディジタル変換され、システムコントロール回路２５
により制御され今度はｂ側を選択状態のスイッチ回路２
３を通じて減算器２２に入力される。一方、減算器２２
には、先に記憶されたＦＰＮ信号がメモリコントロール
回路２６により制御され、今度はメモリ回路２４より読
み出されることにより供給されている。これにより減算
器２２により、ＦＰＮ信号が重畳された映像信号よりＦ
ＰＮ信号が減算され、ＦＰＮ信号が除去される。
像を入力し、その状態においてエリアセンサ２より読み
出された出力信号（これはＦＰＮ信号が重畳された映像
信号である）は、前述と同様に増幅された後、アナログ
−ディジタル変換され、システムコントロール回路２５
により制御され今度はｂ側を選択状態のスイッチ回路２
３を通じて減算器２２に入力される。一方、減算器２２
には、先に記憶されたＦＰＮ信号がメモリコントロール
回路２６により制御され、今度はメモリ回路２４より読
み出されることにより供給されている。これにより減算
器２２により、ＦＰＮ信号が重畳された映像信号よりＦ
ＰＮ信号が減算され、ＦＰＮ信号が除去される。
【０００５】次に、ＦＰＮ信号が除去された映像信号は
、ガンマ・ニー処理回路８において撮像信号処理で一般
に行われるガンマ処理，ニー処理を行った後、ＤＳＰ回
路９において例えば、補間処理，アパーチャー補正処理
，帯域制限処理等、撮像信号処理で必要とされる様々な
ディジタル信号処理が行われ、Ｄ−Ａ変換器１０により
ディジタル−アナログ変換され、不図示のモニタ等に出
力される。
、ガンマ・ニー処理回路８において撮像信号処理で一般
に行われるガンマ処理，ニー処理を行った後、ＤＳＰ回
路９において例えば、補間処理，アパーチャー補正処理
，帯域制限処理等、撮像信号処理で必要とされる様々な
ディジタル信号処理が行われ、Ｄ−Ａ変換器１０により
ディジタル−アナログ変換され、不図示のモニタ等に出
力される。
【０００６】
【発明が解決しようとする課題】一般に、ＦＰＮ信号の
除去をガンマ処理等の非線形処理後に行うと、減算時に
誤差を生じるため、前記従来例のように、センサ出力を
Ａ−Ｄ変換し、ガンマ処理等の非線形処理を行わずに、
ＦＰＮ信号の減算を行った後、ガンマ処理等の非線形形
処理をディジタルで行っている。
除去をガンマ処理等の非線形処理後に行うと、減算時に
誤差を生じるため、前記従来例のように、センサ出力を
Ａ−Ｄ変換し、ガンマ処理等の非線形処理を行わずに、
ＦＰＮ信号の減算を行った後、ガンマ処理等の非線形形
処理をディジタルで行っている。
【０００７】ところで、ガンマ処理により信号暗部がも
ち上げられること、及びセンサ出力のダイナミックレン
ジが広いこと等を考えると、量子化雑音による偽輪郭を
防止するため分解能の高い１０ビットＡ−Ｄ変換器を使
用しなければならない。又その結果前記従来例では階調
１０ビットのメモリが必要になる。
ち上げられること、及びセンサ出力のダイナミックレン
ジが広いこと等を考えると、量子化雑音による偽輪郭を
防止するため分解能の高い１０ビットＡ−Ｄ変換器を使
用しなければならない。又その結果前記従来例では階調
１０ビットのメモリが必要になる。
【０００８】しかしながら現状では、安価で低消費電力
，高速，高精度等の要求を満たす１０ビットＡ−Ｄ変換
器が得られないという問題や、１０ビットのため、メモ
リ容量が増大してしまうという問題を有している。
，高速，高精度等の要求を満たす１０ビットＡ−Ｄ変換
器が得られないという問題や、１０ビットのため、メモ
リ容量が増大してしまうという問題を有している。
【０００９】本発明は、このような問題に鑑みてなされ
たもので、ビット数の少ないＡ−Ｄ変換手段とメモリ容
量の少ない記憶手段で、ＦＰＮが除去でき非線形信号処
理ができる撮像装置を提供することを目的とするもので
ある。
たもので、ビット数の少ないＡ−Ｄ変換手段とメモリ容
量の少ない記憶手段で、ＦＰＮが除去でき非線形信号処
理ができる撮像装置を提供することを目的とするもので
ある。
【００１０】
【課題を解決するための手段】前記目的を達成するため
、本発明では、撮像装置を次の（１），（２）のとおり
に構成する。 （１）撮像素子と、該撮像素子の出力を非線形Ａ−Ｄ変
換する非線形Ａ−Ｄ変換 手段と、該非線形Ａ−Ｄ変換手段の出力を逆非線形処理
する逆非線形処理手段と、遮光時における前記撮像素子
の出力を少なくとも前記非線形変換手段を介して記憶す
る記憶手段と、露出時における前記撮像素子の出力を前
記非線形変換手段かつ前記逆非線形処理手段を介して入
力し、この入力から前記記憶手段より読み出したデータ
を減算して出力する減算手段と、該減算手段の出力を非
線形信号処理する非線形信号処理手段とを備えた撮像装
置。 （２）前記（１）において、非線形Ａ−Ｄ変換手段は、
Ａ−Ｄ変換器のラダー抵抗の一部に並列に、折れ線近似
の非線形特性を与える抵抗を接続したものである撮像装
置。
、本発明では、撮像装置を次の（１），（２）のとおり
に構成する。 （１）撮像素子と、該撮像素子の出力を非線形Ａ−Ｄ変
換する非線形Ａ−Ｄ変換 手段と、該非線形Ａ−Ｄ変換手段の出力を逆非線形処理
する逆非線形処理手段と、遮光時における前記撮像素子
の出力を少なくとも前記非線形変換手段を介して記憶す
る記憶手段と、露出時における前記撮像素子の出力を前
記非線形変換手段かつ前記逆非線形処理手段を介して入
力し、この入力から前記記憶手段より読み出したデータ
を減算して出力する減算手段と、該減算手段の出力を非
線形信号処理する非線形信号処理手段とを備えた撮像装
置。 （２）前記（１）において、非線形Ａ−Ｄ変換手段は、
Ａ−Ｄ変換器のラダー抵抗の一部に並列に、折れ線近似
の非線形特性を与える抵抗を接続したものである撮像装
置。
【００１１】
【作用】前記（１），（２）の構成により、Ａ−Ｄ変換
の際、撮像素子出力の低レベル部（映像信号暗部）への
ビット割付けが多くなり、ビット数の少ないＡ−Ｄ変換
手段とメモリ容量の少ない記憶手段が使える。
の際、撮像素子出力の低レベル部（映像信号暗部）への
ビット割付けが多くなり、ビット数の少ないＡ−Ｄ変換
手段とメモリ容量の少ない記憶手段が使える。
【００１２】
【実施例】以下本発明を実施例により詳しく説明する。
図１は、本発明の第１実施例である“撮像装置”のブロ
ック図である。図中、１は開閉シャッタ（メカニカルシ
ャッタ）、２は増幅型固体撮像素子であるエリアセンサ
、３は増幅回路、４は非線形８ビットＡ−Ｄ変換器、５
はメモリ回路、６は逆非線形処理回路、７は減算器、８
は非線形信号処理であるガンマ・ニー処理回路、９は様
々なディジタル信号処理を行うＤＳＰ回路である。 又、１０はＤ−Ａ変換器であり、１１は検出回路、１２
はシステムコントロール回路、１３はメモリコントロー
ル回路、１４はスイッチ回路である。
ック図である。図中、１は開閉シャッタ（メカニカルシ
ャッタ）、２は増幅型固体撮像素子であるエリアセンサ
、３は増幅回路、４は非線形８ビットＡ−Ｄ変換器、５
はメモリ回路、６は逆非線形処理回路、７は減算器、８
は非線形信号処理であるガンマ・ニー処理回路、９は様
々なディジタル信号処理を行うＤＳＰ回路である。 又、１０はＤ−Ａ変換器であり、１１は検出回路、１２
はシステムコントロール回路、１３はメモリコントロー
ル回路、１４はスイッチ回路である。
【００１３】図２は、図１の非線形８ビットＡ−Ｄ変換
器４の回路ブロック図を、図３，図４は同回路の入出力
特性を示す。図２において、１５は、等しい抵抗値を有
する抵抗Ｒ１〜Ｒ２５６で構成されるラダー抵抗器であ
り、１６はＣ１〜Ｃ２５５の比較器から構成される比較
器群、１７はエンコーダ回路である。Ｒ′１５〜Ｒ′１
７は、折れ線で非線形特性を近似するための抵抗器であ
る。
器４の回路ブロック図を、図３，図４は同回路の入出力
特性を示す。図２において、１５は、等しい抵抗値を有
する抵抗Ｒ１〜Ｒ２５６で構成されるラダー抵抗器であ
り、１６はＣ１〜Ｃ２５５の比較器から構成される比較
器群、１７はエンコーダ回路である。Ｒ′１５〜Ｒ′１
７は、折れ線で非線形特性を近似するための抵抗器であ
る。
【００１４】図５に図１の逆非線形処理回路６のブロッ
ク図を示し、図６，図７にその処理内容を示す。図５に
おいて、１８は切り換え制御端子によりシフトの回数が
制御可能な、２ｎ （ｎ＝０，１，２，３……）のゲイ
ンを有するシフト回路、１９は減算器、ＳＷはスイッチ
回路である。
ク図を示し、図６，図７にその処理内容を示す。図５に
おいて、１８は切り換え制御端子によりシフトの回数が
制御可能な、２ｎ （ｎ＝０，１，２，３……）のゲイ
ンを有するシフト回路、１９は減算器、ＳＷはスイッチ
回路である。
【００１５】次に動作についてであるが、まずＦＰＮの
除去について説明する。システムコントロール回路１２
によって制御され、開閉シャッタ１を閉じることにより
センサ２を遮光する。その状態において、センサ２より
読み出された出力信号（これがＦＰＮ信号である）は、
増幅回路３により増幅され、非線形８ビットＡ−Ｄ変換
器４に供給される。この非線形Ａ−Ｄ変換器４は、図２
に示すようにラダー抵抗器１５の中間タップに適切な抵
抗値を有する抵抗器Ｒ′１５〜Ｒ′１７を接続し、ラダ
ー抵抗器１５を非線形にし、図３，図４に示す、ガンマ
特性・プリニー特性を折れ線近似した特性を映像信号に
施すものである。
除去について説明する。システムコントロール回路１２
によって制御され、開閉シャッタ１を閉じることにより
センサ２を遮光する。その状態において、センサ２より
読み出された出力信号（これがＦＰＮ信号である）は、
増幅回路３により増幅され、非線形８ビットＡ−Ｄ変換
器４に供給される。この非線形Ａ−Ｄ変換器４は、図２
に示すようにラダー抵抗器１５の中間タップに適切な抵
抗値を有する抵抗器Ｒ′１５〜Ｒ′１７を接続し、ラダ
ー抵抗器１５を非線形にし、図３，図４に示す、ガンマ
特性・プリニー特性を折れ線近似した特性を映像信号に
施すものである。
【００１６】ここにおいてこのＦＰＮ信号は、一般には
映像信号に対しては十分小さいと考えられ、図３，図４
において、非線形処理の第１の折れ曲り部（以下折曲点
という）を越えることなく、線形処理により出力される
と考えられる。従ってこの場合は、システムコントロー
ル回路１２により制御されたスイッチ回路１４をａ側を
常に選択しておくことにより、メモリコントロール回路
１３に制御されるメモリ回路５にＦＰＮ信号が線形処理
で記憶される。
映像信号に対しては十分小さいと考えられ、図３，図４
において、非線形処理の第１の折れ曲り部（以下折曲点
という）を越えることなく、線形処理により出力される
と考えられる。従ってこの場合は、システムコントロー
ル回路１２により制御されたスイッチ回路１４をａ側を
常に選択しておくことにより、メモリコントロール回路
１３に制御されるメモリ回路５にＦＰＮ信号が線形処理
で記憶される。
【００１７】次に、開閉シャッタ１を開け、被写体の光
学像を入力し、その状態においてセンサ２より読み出さ
れた出力信号（これはＦＰＮ信号が重畳された映像信号
である。）は、増幅回路３により増幅され、非線形Ａ−
Ｄ変換器４により非線形処理を受けた後、逆非線形処理
回路６に供給される。これは、前述の非線形Ａ−Ｄ変換
器４とは逆特性の入出力特性を有する回路で、非線形処
理を受けた信号を図３，図４の点線で示すように線形に
もどすものである。
学像を入力し、その状態においてセンサ２より読み出さ
れた出力信号（これはＦＰＮ信号が重畳された映像信号
である。）は、増幅回路３により増幅され、非線形Ａ−
Ｄ変換器４により非線形処理を受けた後、逆非線形処理
回路６に供給される。これは、前述の非線形Ａ−Ｄ変換
器４とは逆特性の入出力特性を有する回路で、非線形処
理を受けた信号を図３，図４の点線で示すように線形に
もどすものである。
【００１８】ところで、図３，図４の非線形特性はその
傾きが２の倍数に設定されているため、線形にもどすた
めには図５に示すように、シフト回路１８及び減算器１
９により実現できる。ただし傾きに応じてシフトの回数
及び減算する値を切りかえる必要がある。
傾きが２の倍数に設定されているため、線形にもどすた
めには図５に示すように、シフト回路１８及び減算器１
９により実現できる。ただし傾きに応じてシフトの回数
及び減算する値を切りかえる必要がある。
【００１９】これは、図２の非線形Ａ−Ｄ変換器におけ
る折曲点に相当する比較器の出力信号を、簡単なロジッ
ク回路により構成される検出回路１１により判断，制御
することにより行っている。このようにして、線形にも
どされたＦＰＮ信号が重畳された映像信号は、減算器７
に供給され、一方減算器７には、メモリコントロール回
路１３により制御されたメモリ回路５より読み出された
ＦＰＮ信号も供給されており、ここにおいて減算処理さ
れることによりＦＰＮ信号が除去される。次にＦＰＮ信
号が除去された映像信号は、ガンマ・ニー処理回路８に
より撮像信号処理で一般に行われる非線形な処理をディ
ジタル的に再度行われた後、ＤＳＰ回路９に供給される
。ここにおいて、例えば補間処理，アパーチャー処理，
帯域制限処理等の撮像信号処理で必要とされる様々なデ
ィジタル信号処理が行われ、Ｄ−Ａ変換器１０によりデ
ィジタル−アナログ変換され、不図示のモニター等に出
力される。
る折曲点に相当する比較器の出力信号を、簡単なロジッ
ク回路により構成される検出回路１１により判断，制御
することにより行っている。このようにして、線形にも
どされたＦＰＮ信号が重畳された映像信号は、減算器７
に供給され、一方減算器７には、メモリコントロール回
路１３により制御されたメモリ回路５より読み出された
ＦＰＮ信号も供給されており、ここにおいて減算処理さ
れることによりＦＰＮ信号が除去される。次にＦＰＮ信
号が除去された映像信号は、ガンマ・ニー処理回路８に
より撮像信号処理で一般に行われる非線形な処理をディ
ジタル的に再度行われた後、ＤＳＰ回路９に供給される
。ここにおいて、例えば補間処理，アパーチャー処理，
帯域制限処理等の撮像信号処理で必要とされる様々なデ
ィジタル信号処理が行われ、Ｄ−Ａ変換器１０によりデ
ィジタル−アナログ変換され、不図示のモニター等に出
力される。
【００２０】以上により、ＦＰＮ除去を考慮し、しかも
映像信号に非線形処理を行いアナログ−ディジタル変換
しているため、映像信号暗部のビットの割付けを多くで
きるため、その後のガンマ処理等の非線形信号処理の際
の量子化雑音が低減でき、Ａ−Ｄ変換器として８ビット
の分解能で十分となる。その結果、ＦＰＮ除去の際使用
したメモリ容量も削減できる。
映像信号に非線形処理を行いアナログ−ディジタル変換
しているため、映像信号暗部のビットの割付けを多くで
きるため、その後のガンマ処理等の非線形信号処理の際
の量子化雑音が低減でき、Ａ−Ｄ変換器として８ビット
の分解能で十分となる。その結果、ＦＰＮ除去の際使用
したメモリ容量も削減できる。
【００２１】ただし、ここにおいて、ＦＰＮ信号は映像
信号に対して十分小さいと考えていたが、センサ２の性
能が悪くＦＰＮ信号が大きいものを使用する際には、非
線形Ａ−Ｄ変換器４においてＦＰＮ信号が第１の折曲点
を越え非線形処理を受けることがあるため、この場合ス
イッチ回路１４をｂ側に固定し、ＦＰＮ信号を逆非線形
処理回路６により線形にもどした後にメモリ回路５に記
憶すれば良好なＦＰＮ除去が行える。
信号に対して十分小さいと考えていたが、センサ２の性
能が悪くＦＰＮ信号が大きいものを使用する際には、非
線形Ａ−Ｄ変換器４においてＦＰＮ信号が第１の折曲点
を越え非線形処理を受けることがあるため、この場合ス
イッチ回路１４をｂ側に固定し、ＦＰＮ信号を逆非線形
処理回路６により線形にもどした後にメモリ回路５に記
憶すれば良好なＦＰＮ除去が行える。
【００２２】図８に本発明の第２実施例を表わす回路ブ
ロック図を示す。図中、２０は多ポートメモリ回路、１
４ａ，１４ｂはスイッチ回路である。これは静止画を対
象とした撮像装置であり、メモリコントロール回路１３
により制御することにより多ポートメモリ２０よりＦＰ
Ｎ信号を読み出しながら、ＦＰＮ除去後、回路８で非線
形処理した映像信号をスイッチ回路１４ｂを通じて同一
の多ポートメモリ回路２０に記憶するようにしたことが
第１実施例と異っている。
ロック図を示す。図中、２０は多ポートメモリ回路、１
４ａ，１４ｂはスイッチ回路である。これは静止画を対
象とした撮像装置であり、メモリコントロール回路１３
により制御することにより多ポートメモリ２０よりＦＰ
Ｎ信号を読み出しながら、ＦＰＮ除去後、回路８で非線
形処理した映像信号をスイッチ回路１４ｂを通じて同一
の多ポートメモリ回路２０に記憶するようにしたことが
第１実施例と異っている。
【００２３】以上により、ＦＰＮ除去後の映像信号をメ
モリ２０に記憶することが可能となり、メモリ２０を有
効利用したディジタル信号処理を行うことができる。
モリ２０に記憶することが可能となり、メモリ２０を有
効利用したディジタル信号処理を行うことができる。
【００２４】なお、以上の各実施例においてはメカニカ
ルシャッタを閉じ、撮像素子を遮光することによりＦＰ
Ｎ信号を出力しているが、撮像素子の蓄積電荷をリセッ
トすることにより掃き出し可能ないわゆる電子シャッタ
動作が可能な撮像素子を用いる際には、リセット後ただ
ちに読み出す事によりＦＰＮ信号を出力できメカニカル
シャッタは不用である。
ルシャッタを閉じ、撮像素子を遮光することによりＦＰ
Ｎ信号を出力しているが、撮像素子の蓄積電荷をリセッ
トすることにより掃き出し可能ないわゆる電子シャッタ
動作が可能な撮像素子を用いる際には、リセット後ただ
ちに読み出す事によりＦＰＮ信号を出力できメカニカル
シャッタは不用である。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
ビット数の少ないＡ−Ｄ変換手段とメモリ容量の少ない
記憶手段で、ＦＰＮが除去でき、また非線形信号処理が
できるのでコスト及び消費電力を削減できる。
ビット数の少ないＡ−Ｄ変換手段とメモリ容量の少ない
記憶手段で、ＦＰＮが除去でき、また非線形信号処理が
できるのでコスト及び消費電力を削減できる。
【図１】本発明の第１実施例のブロック図
【図２】非線
形Ａ−Ｄ変換器の回路図
形Ａ−Ｄ変換器の回路図
【図３】図２の回路の入出力特性図
【図４】図２の回路の入出力特性図
【図５】逆非線形処理回路のブロック図
【図６】図５の
回路の処理内容を示す図
回路の処理内容を示す図
【図７】図５の回路の処理内容
を示す図
を示す図
【図８】本発明の第２実施例のブロック図
【図
９】従来例のブロック図
９】従来例のブロック図
１ 開閉シャッタ（メカニカルシャッタ）２ エリ
アセンサ（撮像素子） ４ 非線形Ａ−Ｄ変換器 ５ メモリ回路 ６ 逆非線形処理回路 ７ 減算器
アセンサ（撮像素子） ４ 非線形Ａ−Ｄ変換器 ５ メモリ回路 ６ 逆非線形処理回路 ７ 減算器
Claims (2)
- 【請求項１】 撮像素子と、該撮像素子の出力を非線
形Ａ−Ｄ変換する非線形Ａ−Ｄ変換手段と、該非線形Ａ
−Ｄ変換手段の出力を逆非線形処理する逆非線形処理手
段と、遮光時における前記撮像素子の出力を少なくとも
前記非線形変換手段を介して記憶する記憶手段と、露出
時における前記撮像素子の出力を前記非線形変換手段か
つ前記逆非線形処理手段を介して入力し、この入力から
前記記憶手段より読み出したデータを減算して出力する
減算手段と、該減算手段の出力を非線形信号処理する非
線形信号処理手段とを備えたことを特徴とする撮像装置
。 - 【請求項２】 非線形Ａ−Ｄ変換手段は、Ａ−Ｄ変換
器のラダー抵抗の一部に並列に、折れ線近似の非線形特
性を与える抵抗を接続したものであることを特徴とする
請求項１記載の撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2400608A JPH04212575A (ja) | 1990-12-06 | 1990-12-06 | 撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2400608A JPH04212575A (ja) | 1990-12-06 | 1990-12-06 | 撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04212575A true JPH04212575A (ja) | 1992-08-04 |
Family
ID=18510502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2400608A Withdrawn JPH04212575A (ja) | 1990-12-06 | 1990-12-06 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04212575A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7116360B2 (en) | 2002-02-28 | 2006-10-03 | Seiko Epson Corporation | Image signal processing circuit and semiconductor device |
-
1990
- 1990-12-06 JP JP2400608A patent/JPH04212575A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7116360B2 (en) | 2002-02-28 | 2006-10-03 | Seiko Epson Corporation | Image signal processing circuit and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0247914B2 (ja) | ||
| EP0957628A2 (en) | Image reading apparatus and computer readable storage medium | |
| US20050018061A1 (en) | Apparatus and method for amplifying analog signal and analog preprocessing circuits and image pick-up circuits | |
| KR100420282B1 (ko) | 라인 및 칼럼 어드레스가능한 화상 센서의 노출에 따른 노이즈 교정 방법 및 장치 | |
| KR100215150B1 (ko) | 감마 보정회로 | |
| US5452109A (en) | Digital image signal processing apparatus and method for accumulating blocks of signal data from an imager | |
| JPH04212575A (ja) | 撮像装置 | |
| JP3100762B2 (ja) | デジタルカメラ用クランプ回路 | |
| CN113300700A (zh) | 模拟相关多采样读出装置和方法 | |
| JP2939654B2 (ja) | 撮像信号処理装置 | |
| JPH0556356A (ja) | 信号処理回路 | |
| JP3212858B2 (ja) | 固体撮像装置 | |
| US7626623B2 (en) | Signal processing apparatus, signal processing method, program, and storage medium employing random number generation | |
| US6806901B1 (en) | Controlling the range and resolution of offset correction applied to the output of a charge coupled device | |
| JP3091084B2 (ja) | 信号処理回路 | |
| JPH0484520A (ja) | Ａｄ変換装置 | |
| JPS5826229B2 (ja) | ニチガゾウヨミトリホウホウ | |
| JP3283050B2 (ja) | ビデオカメラ装置 | |
| JPS6135751B2 (ja) | ||
| JP2921837B2 (ja) | 画像読取装置 | |
| JPH05207329A (ja) | デジタルビデオカメラの信号処理回路 | |
| JP3806624B2 (ja) | データ補正回路 | |
| JP2594023Y2 (ja) | 信号遅延装置 | |
| JP3197909B2 (ja) | 電子スチルカメラの階調改善回路 | |
| JPH04306983A (ja) | 撮像信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |