JPH04212748A - サ―ボ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、デジタルデ―タを磁
気テ―プ上に回転ヘッドにより記録再生するＤＡＴ等に
使用されるサ―ボ制御装置に関する。

【０００２】

【従来の技術】オ―ディオ信号をＰＣＭ化して磁気テ―
プ上に記録し、再生する回転ヘッド型のＤＡＴでは、通
常の再生速度の例えば２００倍の速度でテ―プを移送し
、この間記録信号を再生して曲の頭出しをさせるような
、高速サ―チを行なうことが考えられている。通常の再
生時には、磁気テ―プはキャプスタンとピンチロ―ラに
より常に一定の定格速度で移送されるが、上記のような
２００倍のテ―プ移送速度ではピンチロ―ラをはずして
リ―ルモ―タのみにより磁気テ―プの移送を行なう。

【０００３】この場合、回転ヘッドと磁気テ―プとの相
対速度が所定幅以内におさまっていないと、磁気テ―プ
に記録されているデジタルデ―タを読取ることができな
いため、回転ヘッドが設けられたドラムを高速用の回転
速度に変更して回転速度を固定した上で、ヘッドとテ―
プの相対速度が略一定で２００倍のテ―プ移送速度とな
るようにリ―ルモ―タを制御する。

【０００４】

【発明が解決しようとする課題】ここで、ＤＡＴがバッ
テリ駆動のポ―タブルタイプであった場合、バッテリの
電圧が低下してくると高速サ―チ中においては負担の大
きいリ―ルモ―タ側が先に限界に達してしまう。そのた
め、回転ヘッドと磁気テ―プとの相対速度が所定幅から
外れて、デ―タの読取りが行なえなくなる虞れがあった
。

【０００５】この発明は上記のような実情に鑑みてなさ
れたもので、高速サ―チ中に電源であるバッテリの電圧
が低下した場合でもデ―タの読取りを可能とする回転ヘ
ッド型磁気テ―プ再生装置のサ―ボ制御装置を提供する
ことを目的とする。

【０００６】

【課題を解決するための手段及び作用】この発明は、再
生信号から磁気テ―プと回転ヘッドドラムとの相対速度
を検出する検出回路を備え、高速サ―チ中に相対速度の
低下が検出された際にはドラム回転を高速サ―チ時の回
転速度からそのときのテ―プ移送方向に応じて段階的に
増加あるいは減少させると共に、相対速度検出回路の検
出結果に応じて高速再生時の磁気テ―プ速度を制御する
ようにしたもので、高速サ―チ中に電源であるバッテリ
の電圧が低下した場合でもデ―タの読取りが可能となる
。

【０００７】

【実施例】以下本発明を電池を電源としたポ―タブルタ
イプの回転ヘッド型ＤＡＴに適用した場合の一実施例に
ついて図面を参照して説明する。

【０００８】図１はその回路構成を示すもので、１１〜
１３はそれぞれ再生、早送りサ―チ、巻戻しサ―チを指
示操作するための再生釦、早送りサ―チ釦、巻戻しサ―
チ釦である。これらを操作した場合、その操作信号は制
御部１４に送られる。

【０００９】この制御部１４は、他の回路全体の制御動
作を行なうもので、プリセット値メモリ１５に指定アド
レスを、相対速度検出回路１６に制御信号を、ドライバ
１７に駆動信号を、ゲ―ト回路１８，１９にゲ―ト信号
ａ，ｂを、加減算回路２０に加減算命令Ｓを、ラッチ回
路２１に書込みパルス及び読出しパルスを、速度誤差検
出カウンタ２２にプリセットパルス及びリセットパルス
を、ラッチ回路２３にリ―ドパルスを、そして、ドライ
バ２４に駆動信号をそれぞれ送出する。

【００１０】プリセット値メモリ１５は、回転ヘッドを
設けたドラム（図示せず）を回転駆動するドラムモ―タ
２５の再生時、早送りサ―チ時及び巻戻しサ―チ時それ
ぞれの回転速度に応じたプリセット値が記憶設定される
もので、制御部１４の指定アドレスに応じて読出された
プリセット値は上記ゲ―ト回路１８に送られる。

【００１１】ゲ―ト回路１８は、制御部１４からのゲ―
ト信号ａによりゲ―トを開状態としてプリセット値メモ
リ１５のプリセット値を通過させ、ラッチ回路２１に送
出させる。ラッチ回路２１では、制御部１４の書込みパ
ルス、読出しパルスによって送られてくるプリセット値
の書込み／読出しを行なう。このラッチ回路２１から読
出されたプリセット値は、加減算回路２０及び速度誤差
検出カウンタ２２に送出される。

【００１２】加減算回路２０は、ラッチ回路２１からの
プリセット値に対して制御部１４の加減算命令Ｓに応じ
て適宜適正値を用いて加算あるいは減算を行ない、その
演算結果をゲ―ト回路１９に出力する。

【００１３】ゲ―ト回路１９は、この加減算回路２０か
らの演算結果を制御部１４のゲ―ト信号ｂに従って通過
させ、再びラッチ回路２１に送り出す。速度誤差検出カ
ウンタ２２は、ラッチ回路２１から送られてくるプリセ
ット値をプリセットパルスによってプリセットし、以後
基準クロックＣＫによりカウントアップして、リセット
パルスが入力された時点で計数値をリセットする。この
速度誤差検出カウンタ２２の計数値は順次ラッチ回路２
３に送出される。 ラッチ回路２３では制御部１４のリ―ドパルスによって
これをラッチし、Ｄ／Ａ変換回路２６に出力する。

【００１４】Ｄ／Ａ変換回路２６が入力されたデジタル
信号をアナログ値の電圧信号に変換し、ドライバ２４に
出力すると、ドライバ２４は制御部１４の駆動信号に指
示される回転速度でドラムモ―タ２５を回転駆動するよ
うに、電圧信号に応じたサ―ボ制御を行なう。このドラ
ムモ―タ２５の回転数は、再生時に２０００［ｒｐｍ］
、早送りサ―チ時に３０００［ｒｐｍ］、巻戻しサ―チ
時に１０００［ｒｐｍ］となる。このドラムモ―タ２５
の回転は、ドラムモ―タ２５に取付けられる周波数ジェ
ネレ―タ（図では「ＦＧ」と表わす）２７によって検出
されるもので、周波数ジェネレ―タ２７の検出パルスで
あるＦＧパルスは上記制御部１４に送出される。

【００１５】ドラムモ―タ２６の回転によってドラムに
設けられた回転ヘッドが磁気テ―プ上を走査する。この
際、磁気テ―プはカセットハ―フより引出され、ドラム
に対してその中心角にして９０°の角度で斜めに巻付け
られて走行される。このテ―プの走行は、通常の再生時
にはキャプスタン及びピンチロ―ラにより一定の定格速
度（８．１５ｍｍ／ｓｅｃ）で行なわれる。

【００１６】回転ヘッドによりテ―プ上に記録された信
号が再生されると、その再生デ―タは音声処理系の回路
に送られると共に、フィルタ２８に送られる。フィルタ
２８は、例えばＢＰＦ（バンドパスフィルタ）で構成さ
れ、記録トラック中に一定周波数（回転ヘッド型ＤＡＴ
では１３０ｋＨｚ）で記録されているパイロット信号の
周波数成分のみを抜き出し、相対速度検出回路１６に出
力する。

【００１７】相対速度検出回路１６は、制御部１４から
の制御信号によりオン／オフ制御されて高速サ―チ時の
磁気テ―プと回転ヘッドとの相対速度を検出するための
もので、フィルタ２８からの周波数信号のパルス間隔を
基準値と比較する。そして、この比較結果をドライバ１
７に誤差電圧として印加する他、高速サ―チが不可能と
なる程の相対速度の低下が検出された場合には制御部１
４に低下検出信号を送出する。

【００１８】ドライバ１７は、制御部１４の駆動信号に
指示される回転速度に従い、さらに相対速度検出回路１
６から誤差電圧が印加される場合はこれに応じてリ―ル
モ―タ２９を回転駆動する。

【００１９】以下上記実施例の動作について説明する。

【００２０】まず、通常の再生を行なう場合の動作につ
いて図２を用いて説明する。

【００２１】停止状態から再生釦１１が操作されると、
その操作信号に応じて制御部１４は、図２（ａ）に示す
ようにプリセット値メモリ１５に対して再生用のプリセ
ット値のアドレス指定を行なうと共に、ゲ―ト回路１８
へのゲ―ト信号ａを図２（ｂ）に示すように“１”レベ
ルとし、ゲ―ト回路１８を開状態とする。

【００２２】プリセット値メモリ１５には、通常再生時
、早送りサ―チ時及び巻戻しサ―チ時と各動作状態で異
なるドラムモ―タ２６の回転速度に対応した再生用、早
送りサ―チ用、巻戻しサ―チ用の各プリセット値が記憶
設定され、これらのプリセット値に基づいて速度誤差検
出カウンタ２２でカウントを行なった場合、ドラムモ―
タ２５の回転速度が異なっても速度誤差検出カウンタ２
２の計数値は一定値となるよう設定されている。

【００２３】これらプリセット値の大小はドラムモ―タ
２５の回転数に対応したものであり、その関係は巻戻し
サ―チ時＜通常再生時＜早送りサ―チ時となる。ここで
は制御部１４のアドレス指定によりプリセット値メモリ
１５から再生用のプリセット値が読出され、ゲ―ト回路
１８を通過してラッチ回路２１に送られる。

【００２４】制御部１４は上記プリセット値メモリ１５
へのアドレス指定及びゲ―ト回路１８へのゲ―ト信号ａ
の直後に、ラッチ回路２１に対して図２（ｃ）に示すよ
うな書込みパルスと、図２（ｄ）に示すようにこの書込
みパルスのタイミングに僅かに遅延を与えたタイミング
で読出しパルスとを送出する。これらパルスによりゲ―
ト回路１８を介して送られてきたプリセット値はラッチ
回路２１で書込み／読出しが行なわれ、その後に加減算
回路２０及び速度誤差検出カウンタ２２に送られる。こ
の状態でドラムモ―タ２５が指示される通常再生の回転
速度で回転し始めると、その回転に応じて周波数ジェネ
レ―タ２７から図２（ｅ）に示すようなＦＧパルスが制
御部１４に入力される。

【００２５】制御部１４はこのＦＧパルスの立上がりに
同期して速度誤差検出カウンタ２２に図２（ｆ）に示す
ようなプリセットパルスを送出する。速度誤差検出カウ
ンタ２２では、このプリセットパルスによりラッチ回路
２１からのプリセット値を図２（ｉ）に示すようにプリ
セットし、以後基準クロックＣＫをカウントしていく。 そして、ＦＧパルスの立下がりのタイミングで図２（ｇ
）に示すようにラッチ回路２３にリ―ドパルスが送られ
た時点で速度誤差検出カウンタ２２の計数値がラッチ回
路２３によってラッチされる。

【００２６】この速度誤差検出カウンタ２２の計数値は
プリセット値にドラムモ―タ２６の半回転分の時間デ―
タを加えたものとなるもので、その計数値がラッチ回路
２３からＤ／Ａ変換回路２８に読出され、アナログ値の
電圧信号に変換されてドライバ２４に印加される。

【００２７】ドライバ２４はこの電圧信号を速度誤差信
号として制御部１４の駆動信号に指示される回転数（こ
の場合は２０００［ｒｐｍ］）でドラムモ―タ２５を回
転駆動する。そして、図２（ｈ）に示すようにＦＧパル
スの立下がりタイミングから適宜遅延されたタイミング
でリセットパルスが速度誤差検出カウンタ２３に送られ
た時点で計数値がリセットされ、「０」となる。

【００２８】また、これ以後、ＦＧパルスの立下がりに
同期して上記リ―ドパルスと同時にラッチ回路２１に対
して書込みパルスも送出される。ラッチ回路２１はこの
書込みパルスにより上記と同様の値であるプリセット値
メモリ１５からのプリセット値を書込み、書込みパルス
から僅かに遅延されたタイミングで入力される読出しパ
ルスにより書込んだプリセット値を速度誤差検出カウン
タ２３その他に出力する。

【００２９】以後、上記と同様にしてプリセット値メモ
リ１５からのプリセット値をゲ―ト回路１８、ラッチ回
路２１を介してそのまま速度誤差検出カウンタ２２にプ
リセットさせ、ここでドラムモ―タ２５が半回転する間
、基準クロックＣＫによりカウントアップを行なう。そ
して、その計数値を誤差を含んだ制御デ―タとしてラッ
チ回路２３を介してＤ／Ａ変換回路２６でアナログの電
圧信号に変換させ、ドライバ２４に送出してドラムモ―
タ２５を通常再生時の回転速度で回転駆動させるもので
ある。

【００３０】したがって、速度誤差検出カウンタ２２に
おけるプリセット値は常に再生用のプリセット値で一定
となる。

【００３１】この時、制御部１４から相対速度検出回路
１６への制御信号は“０”レベルとなっており、相対速
度検出回路１６は動作せず、ドライバ１８は制御部１４
からの駆動信号のみに基づいてリ―ルモ―タ２９を定速
で回転駆動する。この通常再生時には、テ―プの移送速
度はキャプスタンとピンチロ―ラとによって一定に保た
れており、リ―ルモ―タ２９の回転は巻取側リ―ルに伝
達されて、テ―プに一定のテンションを与えるようにな
っている。

【００３２】次に停止状態から高速サ―チ状態となる場
合の動作について説明する。

【００３３】図３は停止状態から早送りサ―チ釦１２を
操作した場合の例を示すものである。早送りサ―チ釦１
２の操作が行なわれると、その操作信号に応じて制御部
１４は、図３（ａ）に示すようにプリセット値メモリ１
５に対して早送りサ―チ用のプリセット値の指定アドレ
スをプリセット値メモリ１５へ送出すると共に、ゲ―ト
回路１８へのゲ―ト信号ａを図３（ｂ）に示すように“
１”レベルとし、ゲ―ト回路１８を開状態とする。

【００３４】この制御部１４のアドレス指定によりプリ
セット値メモリ１５から早送りサ―チ用のプリセット値
が読出され、ゲ―ト回路１８を通過してラッチ回路２１
に送られる。また、制御部１４はプリセット値メモリ１
５へのアドレス指定及びゲ―ト回路１９へのゲ―ト信号
ａの直後にラッチ回路２２に対して、図３（ｃ）に示す
ような書込みパルスと、この書込みパルスのタイミング
に僅かに遅延を与えた図３（ｄ）に示すようなタイミン
グの読出しパルスとを送出する。

【００３５】これらパルスによりゲ―ト回路１８を介し
て送られてきたプリセット値はラッチ回路２２で書込み
／読出しが行なわれ、その後に加減算回路２０及び速度
誤差検出カウンタ２２に送られる。この状態でドラムモ
―タ２５が早送りサ―チ時の回転速度で回転を始めると
、その回転に応じて周波数ジェネレ―タ２７から図３（
ｅ）に示すようなＦＧパルスが制御部１４に入力される
。

【００３６】制御部１４では、このＦＧパルスの立上が
りに同期して速度誤差検出カウンタ２２に図３（ｆ）に
示すようなプリセットパルスを送出する。速度誤差検出
カウンタ２２では、このプリセットパルスによりラッチ
回路２２からのプリセット値を図３（ｉ）に示すように
プリセットし、以後基準クロックＣＫをカウントしてい
く。そして、ＦＧパルスの立下がりに同期して図３（ｇ
）に示すようにラッチ回路２３にリ―ドパルスが送られ
ると、この時点での速度誤差検出カウンタ２２の計数値
がラッチ回路２３にラッチされる。その計数値がＤ／Ａ
変換回路２６に読出され、アナログ値の電圧信号に変換
されてドライバ２４に印加される。

【００３７】ドライバ２４はこの電圧信号を速度誤差信
号として、制御部１４の駆動信号に指示される回転数（
ここでは３０００［ｒｐｍ］）でドラムモ―タ２５を回
転駆動する。そして、ＦＧパルスの立下がりのタイミン
グから適宜遅延された図３（ｈ）に示すリセットパルス
が速度誤差検出カウンタ２２に送られた時点で計数値が
リセットされて「０」となる。

【００３８】また、これ以後、ＦＧパルスの立下がりに
同期して上記リ―ドパルスと同時にラッチ回路２１に対
して書込みパルスも送出される。ラッチ回路２１はこの
書込みパルスにより上記と同様の値であるプリセット値
メモリ１５からの早送りサ―チ用のプリセット値を書込
み、その後に書込みパルスから僅かに遅延された読出し
パルスによって書込んだプリセット値を速度誤差検出カ
ウンタ２２その他に出力する。

【００３９】以後、上記と同様にしてプリセット値メモ
リ１５からのプリセット値をゲ―ト回路１８、ラッチ回
路２１を介してそのまま速度誤差検出カウンタ２２にプ
リセットさせ、ここでドラムモ―タ２５が半回転する間
、基準クロックＣＫによりカウントアップを行なう。そ
して、その計数値を誤差を含んだ制御デ―タとしてラッ
チ回路２３を介してＤ／Ａ変換回路２６でアナログの電
圧信号に変換させ、ドライバ２４に送出してドラムモ―
タ２５を上記した早送りサ―チ時の回転数で回転駆動さ
せる。

【００４０】この時、制御部１４から相対速度検出回路
１６への制御信号は“１”レベルとなっており、相対速
度検出回路１６はリ―ルモ―タ２９を巻取側リ―ルのテ
―プ巻径に応じて常に定速回転となるようサ―ボ制御す
る。すなわち、テ―プの記録トラック中に記録されてい
る１３０ｋＨｚのパイロット信号の周波数成分のみがフ
ィルタ２８により抜出され、相対速度検出回路１６に出
力されると、相対速度検出回路１６はそのパルス間隔を
基準値と比較し、比較結果を誤差電圧としてドライバ１
７に印加する。

【００４１】ドライバ１７は、制御部１４の駆動信号に
指示される回転速度と相対速度検出回路１６からの誤差
電圧に応じて、リ―ルモ―タ２９を順方向にテ―プが再
生時の約２００倍の速度で送られるように回転させる。

【００４２】このような状態で電源である電池が消耗し
、各回路への供給電圧が低下した場合、通常再生時の回
転速度の１．５倍で回転しているドラムモ―タ２５の回
転速度より先に、まず、通常再生時の回転速度の約２０
０倍で回転しているリ―ルモ―タ２９の回転速度が低下
する。

【００４３】この回転速度の低下によってテ―プの移送
速度が低下し、磁気テ―プと回転ヘッドとの相対速度が
デ―タの読取り不能となる程低下すると、相対速度検出
回路１６がこれを検出する。

【００４４】すなわち、フィルタ２８を介して相対速度
検出回路１６に入力される再生デ―タ中のパイロット信
号が相対速度低下により周波数成分が変化すると、相対
速度検出回路１６は相対速度が低下したと判断し、図３
（ｊ）に示すようにそれまで“０”レベルであった制御
部１４への低下検出信号を“１”レベルとする。

【００４５】この低下検出信号が入力されると同時に制
御部１４は、ゲ―ト回路１８へのゲ―ト信号ａを“０”
レベルに、また、図３（ｋ）に示すようにそれまで“０
”レベルであったゲ―ト回路１９へのゲ―ト信号ｂを“
１”レベルとする。これによりプリセット値メモリ１５
から新たに読出される早送りサ―チ用のプリセット値は
ゲ―ト回路１８を通過しない。

【００４６】一方、ゲ―ト回路１９が開状態となった時
点でラッチ回路２１からの早送りサ―チ用のプリセット
値を制御部１４の加減算命令Ｓに従って「−１」減算処
理した加減算回路２０の出力がゲ―ト回路１９を介して
再びラッチ回路２１に送られる。ラッチ回路２１がこの
プリセット値を書込みパルスによってラッチし、書込み
パルスに僅かに遅延して送られてくる読出しパルスによ
って加減算回路２０、速度誤差検出カウンタ２２に読出
す。

【００４７】速度誤差検出カウンタ２２は、ラッチ回路
２１からの減算処理されたプリセット値を制御部１４の
プリセットパルスによってプリセットし、以後基準クロ
ックＣＫのカウントを行なう。そして、ＦＧパルスの立
下がりに同期したリ―ドパルスが入力された時点でラッ
チ回路２３がこの速度誤差検出カウンタ２２の計数値を
ラッチする。

【００４８】このラッチされた速度誤差検出カウンタ２
２の計数値は、プリセット値が上記加減算回路２０によ
って一度減算処理されているため、前記再生時の計数値
よりも若干小さな値となっており、この計数値がＤ／Ａ
変換回路２６でアナログの電圧信号に変換された後にド
ライバ２４に送られると、ドライバ２４はこの電圧信号
に従ってドラムモ―タ２５を早送りサ―チ時よりやや遅
い速度で回転駆動するようになる。その後、リセットパ
ルスが入力された時点で速度誤差検出カウンタ２２の計
数値はリセットされる。

【００４９】以後、ラッチ回路２１にＦＧパルスの立下
がりに同期した書込みパルスとこの書込みパルスに僅か
に遅延した読出パルスが入力される毎に、ラッチ回路２
１から読出されたプリセット値は加減算回路２０で減算
処理され、徐々に小さな値となって再度ラッチ回路２１
に書込まれることとなる。

【００５０】このラッチ回路２１のプリセット値が順次
速度誤差検出カウンタ２２に送られ、図３（ｉ）に示す
ようにプリセットされてカウントが行なわれるようにな
る。 この速度誤差検出カウンタ２２の計数値がラッチ回路２
３にラッチされ、Ｄ／Ａ変換回路２６で電圧信号に変換
されてドライバ２４に印加されると、ドライバ２４はこ
れに従ってドラムモ―タ２５を回転駆動する。そのため
、ドラムモ―タ２５の回転速度が徐々に減少していく。 このドラムモ―タ２５の回転速度の減少に伴い、磁気テ
―プと回転ヘッドとの相対速度は徐々に上昇する。

【００５１】そして、速度誤差検出カウンタ２２におけ
るプリセット値が充分に小さくなり、これに伴ってドラ
ムモ―タ２５の回転速度もまた充分に減少して、磁気テ
―プと回転ヘッドとの相対速度が再び早送りサ―チ可能
となると、再び再生デ―タ中のパイロット信号がフィル
タ２８で抜出されて相対速度検出回路１６に入力される
ようになる。相対速度検出回路１６がこれを検出して図
３（ｊ）に示すように制御部１４への低下検出信号を“
０”レベルとすると、制御部１４はこの停止と同時に図
３（ｋ）に示すようにゲ―ト回路１９へのゲ―ト信号ｂ
も“０”レベルに下げる。この時点でゲ―ト回路１８、
ゲ―ト回路１９共に閉状態となり、ラッチ回路２１には
新たなプリセット値の入力がなされなくなる。これと同
時に制御部１４は、ラッチ回路２１への書込みパルス及
び読出しパルスの送出を停止する。

【００５２】したがってラッチ回路２１からは、その前
に読出しパルスが入力された時点でのプリセット値が出
力され続ける。以後、速度誤差検出カウンタ２２はこの
ラッチ回路２１からのプリセット値をプリセットしてカ
ウントを行ない、その計数値に基づいてラッチ回路２３
、Ｄ／Ａ変換回路２６及びドライバ２４によってドラム
モ―タ２５がサ―ボ制御されるようになる。

【００５３】この図３では早送りサ―チ釦１２操作によ
り早送りサ―チ状態で磁気テ―プと回転ヘッドとの相対
速度が低下した場合のドラムモ―タ２５の回転速度制御
について述べたが、巻戻しサ―チ釦１３操作による巻戻
しサ―チ状態の場合もほぼ同様である。

【００５４】この場合、相対速度の低下が検出された場
合に制御部１４は、加減算回路２０への加減算命令Ｓに
より加減算回路２０にプリセット値の加算を行なわせ、
速度誤差検出カウンタ２２にプリセットされるプリセッ
ト値が徐々に大きくなるよう制御する。その計数値に従
ってドライバ２４は、それまでのドラムモ―タ２５の回
転数１０００［ｒｐｍ］を徐々に上昇させるようになる
。

【００５５】

【発明の効果】以上詳記したようにこの発明によれば、
再生信号から磁気テ―プと回転ヘッドドラムとの相対速
度を検出する検出回路を備え、高速サ―チ中に相対速度
の低下が検出された際にはドラム回転を高速サ―チ時の
回転速度からそのときのテ―プ移送方向に応じて段階的
に増加あるいは減少させると共に、相対速度検出回路の
検出結果に応じて高速再生時の磁気テ―プ速度を制御す
るようにしたので、高速サ―チ中に電源であるバッテリ
の電圧が低下した場合でもデ―タの読取りを可能とする
回転ヘッド型磁気テ―プ再生装置のサ―ボ制御装置を提
供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る回路構成を示すブロッ
ク図。

【図２】上記図１の通常再生時の動作処理の内容を示す
タイミングチャ―ト。

【図３】早送りサ―チ時の動作処理の内容を示すタイミ
ングチャ―ト。

【符号の説明】

１１…再生釦、１２…早送りサ―チ釦、１３…巻戻しサ
―チ釦、１４…制御部、１５…プリセット値メモリ、１
６…相対速度検出回路、１７，２４…ドライバ、１８，
１９…ゲ―ト回路、２０…加減算回路、２１，２３…ラ
ッチ回路、２２…速度誤差検出カウンタ、２５…ドラム
モ―タ、２６…Ｄ／Ａ変換回路、２７…周波数ジェネレ
―タ（ＦＧ）、２８…フィルタ、２９…リ―ルモ―タ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　回転ヘッド型磁気テ―プ再生装置にお
   いて、再生信号から磁気テ―プと回転ヘッドドラムとの
   相対速度を検出する相対速度検出手段と、高速サ―チ中
   に上記相対速度検出手段で相対速度の低下が検出された
   際に、ドラム回転を高速サ―チ時の回転速度から高速サ
   ―チのテ―プ移送方向に応じて段階的に増加あるいは減
   少させるドラム制御手段と、上記相対速度検出手段の検
   出結果に応じて高速再生時の磁気テ―プ速度を制御する
   磁気テ―プ移送制御手段とを具備したことを特徴とする
   サ―ボ制御装置。