JPH0680548B2 - サ―ボ制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、デジタルデ―タを磁
気テ―プ上に回転ヘッドにより記録再生するＤＡＴ等に
使用されるサ―ボ制御装置に関する。

【０００２】

【従来の技術】オ―ディオ信号をＰＣＭ化して磁気テ―
プ上に記録し、再生する回転ヘッド型のＤＡＴでは、通
常の再生速度の例えば２００倍の速度でテ―プを移送
し、この間記録信号を再生して曲の頭出しをさせるよう
な、高速サ―チを行なうことが考えられている。通常の
再生時には、磁気テ―プはキャプスタンとピンチロ―ラ
により常に一定の定格速度で移送されるが、上記のよう
な２００倍のテ―プ移送速度ではピンチロ―ラをはずし
てリ―ルモ―タのみにより磁気テ―プの移送を行なう。

【０００３】この場合、回転ヘッドと磁気テ―プとの相
対速度が所定幅以内におさまっていないと、磁気テ―プ
に記録されているデジタルデ―タを読取ることができな
いため、回転ヘッドが設けられたドラムを高速用の回転
速度に変更して回転速度を固定した上で、ヘッドとテ―
プの相対速度が略一定で２００倍のテ―プ移送速度とな
るようにリ―ルモ―タを制御する。

【０００４】

【発明が解決しようとする課題】ここで、ＤＡＴがバッ
テリ駆動のポ―タブルタイプであった場合、バッテリの
電圧が低下してくると高速サ―チ中においては負担の大
きいリ―ルモ―タ側が先に限界に達してしまう。そのた
め、回転ヘッドと磁気テ―プとの相対速度が所定幅から
外れて、デ―タの読取りが行なえなくなる虞れがあっ
た。

【０００５】この発明は上記のような実情に鑑みてなさ
れたもので、高速サ―チ中に電源であるバッテリの電圧
が低下した場合でもデ―タの読取りを可能とする回転ヘ
ッド型磁気テ―プ再生装置のサ―ボ制御装置を提供する
ことを目的とする。

【０００６】

【課題を解決するための手段及び作用】この発明は、再
生信号から磁気テ―プと回転ヘッドドラムとの相対速度
を検出する検出回路を備え、高速サ―チ中に相対速度の
低下が検出された際にはドラム回転を高速サ―チ時の回
転速度からそのときのテ―プ移送方向に応じて段階的に
増加あるいは減少させると共に、相対速度検出回路の検
出結果に応じて高速再生時の磁気テ―プ速度を制御する
ようにしたもので、高速サ―チ中に電源であるバッテリ
の電圧が低下した場合でもデ―タの読取りが可能とな
る。

【０００７】

【実施例】以下本発明を電池を電源としたポ―タブルタ
イプの回転ヘッド型ＤＡＴに適用した場合の一実施例に
ついて図面を参照して説明する。

【０００８】図１はその回路構成を示すもので、11〜13
はそれぞれ再生、早送りサ―チ、巻戻しサ―チを指示操
作するための再生釦、早送りサ―チ釦、巻戻しサ―チ釦
である。これらを操作した場合、その操作信号は制御部
14に送られる。

【０００９】この制御部14は、他の回路全体の制御動作
を行なうもので、プリセット値メモリ15に指定アドレス
を、相対速度検出回路16に制御信号を、ドライバ17に駆
動信号を、ゲ―ト回路18，19にゲ―ト信号ａ，ｂを、加
減算回路20に加減算命令Ｓを、ラッチ回路21に書込みパ
ルス及び読出しパルスを、速度誤差検出カウンタ22にプ
リセットパルス及びリセットパルスを、ラッチ回路23に
リ―ドパルスを、そして、ドライバ24に駆動信号をそれ
ぞれ送出する。

【００１０】プリセット値メモリ15は、回転ヘッドを設
けたドラム（図示せず）を回転駆動するドラムモ―タ25
の再生時、早送りサ―チ時及び巻戻しサ―チ時それぞれ
の回転速度に応じたプリセット値が記憶設定されるもの
で、制御部14の指定アドレスに応じて読出されたプリセ
ット値は上記ゲ―ト回路18に送られる。

【００１１】ゲ―ト回路18は、制御部14からのゲ―ト信
号ａによりゲ―トを開状態としてプリセット値メモリ15
のプリセット値を通過させ、ラッチ回路21に送出させ
る。ラッチ回路21では、制御部14の書込みパルス、読出
しパルスによって送られてくるプリセット値の書込み／
読出しを行なう。このラッチ回路21から読出されたプリ
セット値は、加減算回路20及び速度誤差検出カウンタ22
に送出される。

【００１２】加減算回路20は、ラッチ回路21からのプリ
セット値に対して制御部14の加減算命令Ｓに応じて適宜
適正値を用いて加算あるいは減算を行ない、その演算結
果をゲ―ト回路19に出力する。

【００１３】ゲ―ト回路19は、この加減算回路20からの
演算結果を制御部14のゲ―ト信号ｂに従って通過させ、
再びラッチ回路21に送り出す。速度誤差検出カウンタ22
は、ラッチ回路21から送られてくるプリセット値をプリ
セットパルスによってプリセットし、以後基準クロック
ＣＫによりカウントアップして、リセットパルスが入力
された時点で計数値をリセットする。この速度誤差検出
カウンタ22の計数値は順次ラッチ回路23に送出される。
ラッチ回路23では制御部14のリ―ドパルスによってこれ
をラッチし、Ｄ／Ａ変換回路26に出力する。

【００１４】Ｄ／Ａ変換回路26が入力されたデジタル信
号をアナログ値の電圧信号に変換し、ドライバ24に出力
すると、ドライバ24は制御部14の駆動信号に指示される
回転速度でドラムモ―タ25を回転駆動するように、電圧
信号に応じたサ―ボ制御を行なう。このドラムモ―タ25
の回転数は、再生時に２０００［ｒｐｍ］、早送りサ―
チ時に３０００［ｒｐｍ］、巻戻しサ―チ時に１０００
［ｒｐｍ］となる。このドラムモ―タ25の回転は、ドラ
ムモ―タ25に取付けられる周波数ジェネレ―タ（図では
「ＦＧ」と表わす）27によって検出されるもので、周波
数ジェネレ―タ27の検出パルスであるＦＧパルスは上記
制御部14に送出される。

【００１５】ドラムモ―タ26の回転によってドラムに設
けられた回転ヘッドが磁気テ―プ上を走査する。この
際、磁気テ―プはカセットハ―フより引出され、ドラム
に対してその中心角にして９０°の角度で斜めに巻付け
られて走行される。このテ―プの走行は、通常の再生時
にはキャプスタン及びピンチロ―ラにより一定の定格速
度（８．１５mm/sec）で行なわれる。

【００１６】回転ヘッドによりテ―プ上に記録された信
号が再生されると、その再生デ―タは音声処理系の回路
に送られると共に、フィルタ28に送られる。フィルタ28
は、例えばＢＰＦ（バンドパスフィルタ）で構成され、
記録トラック中に一定周波数（回転ヘッド型ＤＡＴでは
１３０ｋＨｚ）で記録されているパイロット信号の周波
数成分のみを抜き出し、相対速度検出回路16に出力す
る。

【００１７】相対速度検出回路16は、制御部14からの制
御信号によりオン／オフ制御されて高速サ―チ時の磁気
テ―プと回転ヘッドとの相対速度を検出するためのもの
で、フィルタ28からの周波数信号のパルス間隔を基準値
と比較する。そして、この比較結果をドライバ17に誤差
電圧として印加する他、高速サ―チが不可能となる程の
相対速度の低下が検出された場合には制御部14に低下検
出信号を送出する。

【００１８】ドライバ17は、制御部14の駆動信号に指示
される回転速度に従い、さらに相対速度検出回路16から
誤差電圧が印加される場合はこれに応じてリ―ルモ―タ
29を回転駆動する。

【００１９】以下上記実施例の動作について説明する。

【００２０】まず、通常の再生を行なう場合の動作につ
いて図２を用いて説明する。

【００２１】停止状態から再生釦11が操作されると、そ
の操作信号に応じて制御部14は、図２（ａ）に示すよう
にプリセット値メモリ15に対して再生用のプリセット値
のアドレス指定を行なうと共に、ゲ―ト回路18へのゲ―
ト信号ａを図２（ｂ）に示すように“１”レベルとし、
ゲ―ト回路18を開状態とする。

【００２２】プリセット値メモリ15には、通常再生時、
早送りサ―チ時及び巻戻しサ―チ時と各動作状態で異な
るドラムモ―タ26の回転速度に対応した再生用、早送り
サ―チ用、巻戻しサ―チ用の各プリセット値が記憶設定
され、これらのプリセット値に基づいて速度誤差検出カ
ウンタ22でカウントを行なった場合、ドラムモ―タ25の
回転速度が異なっても速度誤差検出カウンタ22の計数値
は一定値となるよう設定されている。

【００２３】これらプリセット値の大小はドラムモ―タ
25の回転数に対応したものであり、その関係は 巻戻しサ―チ時＜通常再生時＜早送りサ―チ時 となる。ここでは制御部14のアドレス指定によりプリセ
ット値メモリ15から再生用のプリセット値が読出され、
ゲ―ト回路18を通過してラッチ回路21に送られる。

【００２４】制御部14は上記プリセット値メモリ15への
アドレス指定及びゲ―ト回路18へのゲ―ト信号ａの直後
に、ラッチ回路21に対して図２（ｃ）に示すような書込
みパルスと、図２（ｄ）に示すようにこの書込みパルス
のタイミングに僅かに遅延を与えたタイミングで読出し
パルスとを送出する。これらパルスによりゲ―ト回路18
を介して送られてきたプリセット値はラッチ回路21で書
込み／読出しが行なわれ、その後に加減算回路20及び速
度誤差検出カウンタ22に送られる。この状態でドラムモ
―タ25が指示される通常再生の回転速度で回転し始める
と、その回転に応じて周波数ジェネレ―タ27から図２
（ｅ）に示すようなＦＧパルスが制御部14に入力され
る。

【００２５】制御部14はこのＦＧパルスの立上がりに同
期して速度誤差検出カウンタ22に図２（ｆ）に示すよう
なプリセットパルスを送出する。速度誤差検出カウンタ
22では、このプリセットパルスによりラッチ回路21から
のプリセット値を図２（ｉ）に示すようにプリセット
し、以後基準クロックＣＫをカウントしていく。そし
て、ＦＧパルスの立下がりのタイミングで図２（ｇ）に
示すようにラッチ回路23にリ―ドパルスが送られた時点
で速度誤差検出カウンタ22の計数値がラッチ回路23によ
ってラッチされる。

【００２６】この速度誤差検出カウンタ22の計数値はプ
リセット値にドラムモ―タ26の半回転分の時間デ―タを
加えたものとなるもので、その計数値がラッチ回路23か
らＤ／Ａ変換回路28に読出され、アナログ値の電圧信号
に変換されてドライバ24に印加される。

【００２７】ドライバ24はこの電圧信号を速度誤差信号
として制御部14の駆動信号に指示される回転数（この場
合は２０００［ｒｐｍ］）でドラムモ―タ25を回転駆動
する。そして、図２（ｈ）に示すようにＦＧパルスの立
下がりタイミングから適宜遅延されたタイミングでリセ
ットパルスが速度誤差検出カウンタ23に送られた時点で
計数値がリセットされ、「０」となる。

【００２８】また、これ以後、ＦＧパルスの立下がりに
同期して上記リ―ドパルスと同時にラッチ回路21に対し
て書込みパルスも送出される。ラッチ回路21はこの書込
みパルスにより上記と同様の値であるプリセット値メモ
リ15からのプリセット値を書込み、書込みパルスから僅
かに遅延されたタイミングで入力される読出しパルスに
より書込んだプリセット値を速度誤差検出カウンタ23そ
の他に出力する。

【００２９】以後、上記と同様にしてプリセット値メモ
リ15からのプリセット値をゲ―ト回路18、ラッチ回路21
を介してそのまま速度誤差検出カウンタ22にプリセット
させ、ここでドラムモ―タ25が半回転する間、基準クロ
ックＣＫによりカウントアップを行なう。そして、その
計数値を誤差を含んだ制御デ―タとしてラッチ回路23を
介してＤ／Ａ変換回路26でアナログの電圧信号に変換さ
せ、ドライバ24に送出してドラムモ―タ25を通常再生時
の回転速度で回転駆動させるものである。

【００３０】したがって、速度誤差検出カウンタ22にお
けるプリセット値は常に再生用のプリセット値で一定と
なる。

【００３１】この時、制御部14から相対速度検出回路16
への制御信号は“０”レベルとなっており、相対速度検
出回路16は動作せず、ドライバ18は制御部14からの駆動
信号のみに基づいてリ―ルモ―タ29を定速で回転駆動す
る。この通常再生時には、テ―プの移送速度はキャプス
タンとピンチロ―ラとによって一定に保たれており、リ
―ルモ―タ29の回転は巻取側リ―ルに伝達されて、テ―
プに一定のテンションを与えるようになっている。

【００３２】次に停止状態から高速サ―チ状態となる場
合の動作について説明する。

【００３３】図３は停止状態から早送りサ―チ釦12を操
作した場合の例を示すものである。早送りサ―チ釦12の
操作が行なわれると、その操作信号に応じて制御部14
は、図３（ａ）に示すようにプリセット値メモリ15に対
して早送りサ―チ用のプリセット値の指定アドレスをプ
リセット値メモリ15へ送出すると共に、ゲ―ト回路18へ
のゲ―ト信号ａを図３（ｂ）に示すように“１”レベル
とし、ゲ―ト回路18を開状態とする。

【００３４】この制御部14のアドレス指定によりプリセ
ット値メモリ15から早送りサ―チ用のプリセット値が読
出され、ゲ―ト回路18を通過してラッチ回路21に送られ
る。また、制御部14はプリセット値メモリ15へのアドレ
ス指定及びゲ―ト回路19へのゲ―ト信号ａの直後にラッ
チ回路22に対して、図３（ｃ）に示すような書込みパル
スと、この書込みパルスのタイミングに僅かに遅延を与
えた図３（ｄ）に示すようなタイミングの読出しパルス
とを送出する。

【００３５】これらパルスによりゲ―ト回路18を介して
送られてきたプリセット値はラッチ回路22で書込み／読
出しが行なわれ、その後に加減算回路20及び速度誤差検
出カウンタ22に送られる。この状態でドラムモ―タ25が
早送りサ―チ時の回転速度で回転を始めると、その回転
に応じて周波数ジェネレ―タ27から図３（ｅ）に示すよ
うなＦＧパルスが制御部14に入力される。

【００３６】制御部14では、このＦＧパルスの立上がり
に同期して速度誤差検出カウンタ22に図３（ｆ）に示す
ようなプリセットパルスを送出する。速度誤差検出カウ
ンタ22では、このプリセットパルスによりラッチ回路22
からのプリセット値を図３（ｉ）に示すようにプリセッ
トし、以後基準クロックＣＫをカウントしていく。そし
て、ＦＧパルスの立下がりに同期して図３（ｇ）に示す
ようにラッチ回路23にリ―ドパルスが送られると、この
時点での速度誤差検出カウンタ22の計数値がラッチ回路
23にラッチされる。その計数値がＤ／Ａ変換回路26に読
出され、アナログ値の電圧信号に変換されてドライバ24
に印加される。

【００３７】ドライバ24はこの電圧信号を速度誤差信号
として、制御部14の駆動信号に指示される回転数（ここ
では３０００［ｒｐｍ］）でドラムモ―タ25を回転駆動
する。そして、ＦＧパルスの立下がりのタイミングから
適宜遅延された図３（ｈ）に示すリセットパルスが速度
誤差検出カウンタ22に送られた時点で計数値がリセット
されて「０」となる。

【００３８】また、これ以後、ＦＧパルスの立下がりに
同期して上記リ―ドパルスと同時にラッチ回路21に対し
て書込みパルスも送出される。ラッチ回路21はこの書込
みパルスにより上記と同様の値であるプリセット値メモ
リ15からの早送りサ―チ用のプリセット値を書込み、そ
の後に書込みパルスから僅かに遅延された読出しパルス
によって書込んだプリセット値を速度誤差検出カウンタ
22その他に出力する。

【００３９】以後、上記と同様にしてプリセット値メモ
リ15からのプリセット値をゲ―ト回路18、ラッチ回路21
を介してそのまま速度誤差検出カウンタ22にプリセット
させ、ここでドラムモ―タ25が半回転する間、基準クロ
ックＣＫによりカウントアップを行なう。そして、その
計数値を誤差を含んだ制御デ―タとしてラッチ回路23を
介してＤ／Ａ変換回路26でアナログの電圧信号に変換さ
せ、ドライバ24に送出してドラムモ―タ25を上記した早
送りサ―チ時の回転数で回転駆動させる。

【００４０】この時、制御部14から相対速度検出回路16
への制御信号は“１”レベルとなっており、相対速度検
出回路16はリ―ルモ―タ29を巻取側リ―ルのテ―プ巻径
に応じて常に定速回転となるようサ―ボ制御する。すな
わち、テ―プの記録トラック中に記録されている１３０
ｋＨｚのパイロット信号の周波数成分のみがフィルタ28
により抜出され、相対速度検出回路16に出力されると、
相対速度検出回路16はそのパルス間隔を基準値と比較
し、比較結果を誤差電圧としてドライバ17に印加する。

【００４１】ドライバ17は、制御部14の駆動信号に指示
される回転速度と相対速度検出回路16からの誤差電圧に
応じて、リ―ルモ―タ29を順方向にテ―プが再生時の約
２００倍の速度で送られるように回転させる。

【００４２】このような状態で電源である電池が消耗
し、各回路への供給電圧が低下した場合、通常再生時の
回転速度の１．５倍で回転しているドラムモ―タ25の回
転速度より先に、まず、通常再生時の回転速度の約２０
０倍で回転しているリ―ルモ―タ29の回転速度が低下す
る。

【００４３】この回転速度の低下によってテ―プの移送
速度が低下し、磁気テ―プと回転ヘッドとの相対速度が
デ―タの読取り不能となる程低下すると、相対速度検出
回路16がこれを検出する。

【００４４】すなわち、フィルタ28を介して相対速度検
出回路16に入力される再生デ―タ中のパイロット信号が
相対速度低下により周波数成分が変化すると、相対速度
検出回路16は相対速度が低下したと判断し、図３（ｊ）
に示すようにそれまで“０”レベルであった制御部14へ
の低下検出信号を“１”レベルとする。

【００４５】この低下検出信号が入力されると同時に制
御部14は、ゲ―ト回路18へのゲ―ト信号ａを“０”レベ
ルに、また、図３（ｋ）に示すようにそれまで“０”レ
ベルであったゲ―ト回路19へのゲ―ト信号ｂを“１”レ
ベルとする。これによりプリセット値メモリ15から新た
に読出される早送りサ―チ用のプリセット値はゲ―ト回
路18を通過しない。

【００４６】一方、ゲ―ト回路19が開状態となった時点
でラッチ回路21からの早送りサ―チ用のプリセット値を
制御部14の加減算命令Ｓに従って「−１」減算処理した
加減算回路20の出力がゲ―ト回路19を介して再びラッチ
回路21に送られる。ラッチ回路21がこのプリセット値を
書込みパルスによってラッチし、書込みパルスに僅かに
遅延して送られてくる読出しパルスによって加減算回路
20、速度誤差検出カウンタ22に読出す。

【００４７】速度誤差検出カウンタ22は、ラッチ回路21
からの減算処理されたプリセット値を制御部14のプリセ
ットパルスによってプリセットし、以後基準クロックＣ
Ｋのカウントを行なう。そして、ＦＧパルスの立下がり
に同期したリ―ドパルスが入力された時点でラッチ回路
23がこの速度誤差検出カウンタ22の計数値をラッチす
る。

【００４８】このラッチされた速度誤差検出カウンタ22
の計数値は、プリセット値が上記加減算回路20によって
一度減算処理されているため、前記再生時の計数値より
も若干小さな値となっており、この計数値がＤ／Ａ変換
回路26でアナログの電圧信号に変換された後にドライバ
24に送られると、ドライバ24はこの電圧信号に従ってド
ラムモ―タ25を早送りサ―チ時よりやや遅い速度で回転
駆動するようになる。その後、リセットパルスが入力さ
れた時点で速度誤差検出カウンタ22の計数値はリセット
される。

【００４９】以後、ラッチ回路21にＦＧパルスの立下が
りに同期した書込みパルスとこの書込みパルスに僅かに
遅延した読出パルスが入力される毎に、ラッチ回路21か
ら読出されたプリセット値は加減算回路20で減算処理さ
れ、徐々に小さな値となって再度ラッチ回路21に書込ま
れることとなる。

【００５０】このラッチ回路21のプリセット値が順次速
度誤差検出カウンタ22に送られ、図３（ｉ）に示すよう
にプリセットされてカウントが行なわれるようになる。
この速度誤差検出カウンタ22の計数値がラッチ回路23に
ラッチされ、Ｄ／Ａ変換回路26で電圧信号に変換されて
ドライバ24に印加されると、ドライバ24はこれに従って
ドラムモ―タ25を回転駆動する。そのため、ドラムモ―
タ25の回転速度が徐々に減少していく。このドラムモ―
タ25の回転速度の減少に伴い、磁気テ―プと回転ヘッド
との相対速度は徐々に上昇する。

【００５１】そして、速度誤差検出カウンタ22における
プリセット値が充分に小さくなり、これに伴ってドラム
モ―タ25の回転速度もまた充分に減少して、磁気テ―プ
と回転ヘッドとの相対速度が再び早送りサ―チ可能とな
ると、再び再生デ―タ中のパイロット信号がフィルタ28
で抜出されて相対速度検出回路16に入力されるようにな
る。相対速度検出回路16がこれを検出して図３（ｊ）に
示すように制御部14への低下検出信号を“０”レベルと
すると、制御部14はこの停止と同時に図３（ｋ）に示す
ようにゲ―ト回路19へのゲ―ト信号ｂも“０”レベルに
下げる。この時点でゲ―ト回路18、ゲ―ト回路19共に閉
状態となり、ラッチ回路21には新たなプリセット値の入
力がなされなくなる。これと同時に制御部14は、ラッチ
回路21への書込みパルス及び読出しパルスの送出を停止
する。

【００５２】したがってラッチ回路21からは、その前に
読出しパルスが入力された時点でのプリセット値が出力
され続ける。以後、速度誤差検出カウンタ22はこのラッ
チ回路21からのプリセット値をプリセットしてカウント
を行ない、その計数値に基づいてラッチ回路23、Ｄ／Ａ
変換回路26及びドライバ24によってドラムモ―タ25がサ
―ボ制御されるようになる。

【００５３】この図３では早送りサ―チ釦12操作により
早送りサ―チ状態で磁気テ―プと回転ヘッドとの相対速
度が低下した場合のドラムモ―タ25の回転速度制御につ
いて述べたが、巻戻しサ―チ釦13操作による巻戻しサ―
チ状態の場合もほぼ同様である。

【００５４】この場合、相対速度の低下が検出された場
合に制御部14は、加減算回路20への加減算命令Ｓにより
加減算回路20にプリセット値の加算を行なわせ、速度誤
差検出カウンタ22にプリセットされるプリセット値が徐
々に大きくなるよう制御する。その計数値に従ってドラ
イバ24は、それまでのドラムモ―タ25の回転数１０００
［ｒｐｍ］を徐々に上昇させるようになる。

【００５５】

【発明の効果】以上詳記したようにこの発明によれば、
再生信号から磁気テ―プと回転ヘッドドラムとの相対速
度を検出する検出回路を備え、高速サ―チ中に相対速度
の低下が検出された際にはドラム回転を高速サ―チ時の
回転速度からそのときのテ―プ移送方向に応じて段階的
に増加あるいは減少させると共に、相対速度検出回路の
検出結果に応じて高速再生時の磁気テ―プ速度を制御す
るようにしたので、高速サ―チ中に電源であるバッテリ
の電圧が低下した場合でもデ―タの読取りを可能とする
回転ヘッド型磁気テ―プ再生装置のサ―ボ制御装置を提
供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る回路構成を示すブロッ
ク図。

【図２】上記図１の通常再生時の動作処理の内容を示す
タイミングチャ―ト。

【図３】早送りサ―チ時の動作処理の内容を示すタイミ
ングチャ―ト。

【符号の説明】

11…再生釦、12…早送りサ―チ釦、13…巻戻しサ―チ
釦、14…制御部、15…プリセット値メモリ、16…相対速
度検出回路、17，24…ドライバ、18，19…ゲ―ト回路、
20…加減算回路、21，23…ラッチ回路、22…速度誤差検
出カウンタ、25…ドラムモ―タ、26…Ｄ／Ａ変換回路、
27…周波数ジェネレ―タ（ＦＧ）、28…フィルタ、29…
リ―ルモ―タ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 回転ヘッド型磁気テ―プ再生装置におい
   て、再生信号から磁気テ―プと回転ヘッドドラムとの相
   対速度を検出する相対速度検出手段と、高速サ―チ中に
   上記相対速度検出手段で相対速度の低下が検出された際
   に、ドラム回転を高速サ―チ時の回転速度から高速サ―
   チのテ―プ移送方向に応じて段階的に増加あるいは減少
   させるドラム制御手段と、上記相対速度検出手段の検出
   結果に応じて高速再生時の磁気テ―プ速度を制御する磁
   気テ―プ移送制御手段とを具備したことを特徴とするサ
   ―ボ制御装置。