JPH04217105A - 交流結合回路 - Google Patents
交流結合回路Info
- Publication number
- JPH04217105A JPH04217105A JP2403252A JP40325290A JPH04217105A JP H04217105 A JPH04217105 A JP H04217105A JP 2403252 A JP2403252 A JP 2403252A JP 40325290 A JP40325290 A JP 40325290A JP H04217105 A JPH04217105 A JP H04217105A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- differential
- base
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、例えばＶＴＲ（Ｖｉ
ｄｅｏ Ｔａｐｅ Ｒｅｃｏｒｄｅｒ）装置の映像信号
処理回路および音声信号処理回路に適用されるバイポー
ラリニア半導体集積回路によって構成された交流結合回
路に関する。
ｄｅｏ Ｔａｐｅ Ｒｅｃｏｒｄｅｒ）装置の映像信号
処理回路および音声信号処理回路に適用されるバイポー
ラリニア半導体集積回路によって構成された交流結合回
路に関する。
【０００２】
【従来の技術】ＶＴＲ装置の映像信号処理回路および音
声信号処理回路では、各種の増幅器が使用される。この
増幅器を複数段使用した場合、直流オフセットが生じ、
ダイナミックレンジが低下するものであった。この種の
装置に適用される半導体集積回路では、前記直流オフセ
ットを防止するとともに、ピン数を減少するため、増幅
器相互を交流的に結合する交流結合回路が使用されてい
る。
声信号処理回路では、各種の増幅器が使用される。この
増幅器を複数段使用した場合、直流オフセットが生じ、
ダイナミックレンジが低下するものであった。この種の
装置に適用される半導体集積回路では、前記直流オフセ
ットを防止するとともに、ピン数を減少するため、増幅
器相互を交流的に結合する交流結合回路が使用されてい
る。
【０００３】図２は、従来の交流結合回路を示すもので
ある。
ある。
【０００４】入力端子１１には、図示せぬ各種増幅器に
よって増幅された交流信号が供給される。この入力端子
１１は、結合容量としてのキャパシタＣ１を介してトラ
ンジスタＱ１のベースに接続されるとともに、抵抗Ｒ、
電源１３を介して接地端子１２に接続されている。前記
トランジスタＱ１のエミッタは出力端子１３に接続され
るとともに電流源１４を介して接地端子１２に接続され
ている。このトランジスタＱ１のコレクタは電源Ｖｃｃ
が供給される電源端子１５に接続されるとともに、トラ
ンジスタＱ２のコレクタに接続されている。このトラン
ジスタＱ２のエミッタは電流源１６を介して接地端子１
２に接続され、ベースはトランジスタＱ４のコレクタお
よびトランジスタＱ５のベースに接続されている。前記
トランジスタＱ４のエミッタは前記電源端子１５に接続
されるとともに、トランジスタＱ３のエミッタに接続さ
れ、ベースはトランジスタＱ３のベースおよびコレクタ
に接続されている。このトランジスタＱ３のコレクタに
は前記トランジスタＱ５のエミッタが接続され、このト
ランジスタＱ５のコレクタは前記トランジスタＱ１のベ
ースに接続されている。
よって増幅された交流信号が供給される。この入力端子
１１は、結合容量としてのキャパシタＣ１を介してトラ
ンジスタＱ１のベースに接続されるとともに、抵抗Ｒ、
電源１３を介して接地端子１２に接続されている。前記
トランジスタＱ１のエミッタは出力端子１３に接続され
るとともに電流源１４を介して接地端子１２に接続され
ている。このトランジスタＱ１のコレクタは電源Ｖｃｃ
が供給される電源端子１５に接続されるとともに、トラ
ンジスタＱ２のコレクタに接続されている。このトラン
ジスタＱ２のエミッタは電流源１６を介して接地端子１
２に接続され、ベースはトランジスタＱ４のコレクタお
よびトランジスタＱ５のベースに接続されている。前記
トランジスタＱ４のエミッタは前記電源端子１５に接続
されるとともに、トランジスタＱ３のエミッタに接続さ
れ、ベースはトランジスタＱ３のベースおよびコレクタ
に接続されている。このトランジスタＱ３のコレクタに
は前記トランジスタＱ５のエミッタが接続され、このト
ランジスタＱ５のコレクタは前記トランジスタＱ１のベ
ースに接続されている。
【０００５】上記構成において、入力端子１１に供給さ
れた直流オフセット成分を含む交流信号は、キャパシタ
Ｃ１によって直流オフセット成分が除去される。この直
流オフセット成分が除去された交流信号は、トランジス
タＱ１のベースに供給され、出力端子１３から出力され
る。
れた直流オフセット成分を含む交流信号は、キャパシタ
Ｃ１によって直流オフセット成分が除去される。この直
流オフセット成分が除去された交流信号は、トランジス
タＱ１のベースに供給され、出力端子１３から出力され
る。
【０００６】前記トランジスタＱ２等は、トランジスタ
Ｑ１のベース電流を補正するものであり、トランジスタ
Ｑ２には、トランジスタＱ１と同一の電流が流されてい
る。トランジスタＱ２のベース電流は、トランジスタＱ
４とＱ３によって構成されたカレントミラー回路１６を
介してトランジスタＱ５に導かれ、このトランジスタＱ
５を介してトランジスタＱ１のベースに供給される。こ
れにより、抵抗Ｒによる電圧降下が防止される。
Ｑ１のベース電流を補正するものであり、トランジスタ
Ｑ２には、トランジスタＱ１と同一の電流が流されてい
る。トランジスタＱ２のベース電流は、トランジスタＱ
４とＱ３によって構成されたカレントミラー回路１６を
介してトランジスタＱ５に導かれ、このトランジスタＱ
５を介してトランジスタＱ１のベースに供給される。こ
れにより、抵抗Ｒによる電圧降下が防止される。
【０００７】
【発明が解決しようとする課題】ところで、上記従来の
回路では、接続点ＣＰ１からトランジスタＱ１を見た場
合の入力インピーダンスＺｉｎを高めるため、抵抗Ｒを
非常に大きな抵抗値とする必要を有している。すなわち
、キャパシタＣ１と並列接続されたＲとＺｉｎとで高域
通過フィルタを構成してるため、交流信号の低域周波数
成分まで通過させるには、抵抗Ｒの抵抗値を大きくする
か、キャパシタＣ１の容量を大きくする必要がある。し
かし、容量を大きくするには、チップの面積を大幅に増
大する必要があり、この場合、製造コストが高騰する欠
点を有している。したがって、従来では抵抗Ｒの抵抗値
を例えば１００ｋΩ〜１ＭΩと大きくしている。しかし
、この場合、抵抗Ｒが占める面積が大きくなるとともに
、トランジスタＱ１、Ｑ２の電流増幅率β１、β２が不
一致の場合、Ｒ（Ｉ／β１−Ｉ／β２）なるオフセット
が生じ、ダイナミックレンジが狭くなるものであった。
回路では、接続点ＣＰ１からトランジスタＱ１を見た場
合の入力インピーダンスＺｉｎを高めるため、抵抗Ｒを
非常に大きな抵抗値とする必要を有している。すなわち
、キャパシタＣ１と並列接続されたＲとＺｉｎとで高域
通過フィルタを構成してるため、交流信号の低域周波数
成分まで通過させるには、抵抗Ｒの抵抗値を大きくする
か、キャパシタＣ１の容量を大きくする必要がある。し
かし、容量を大きくするには、チップの面積を大幅に増
大する必要があり、この場合、製造コストが高騰する欠
点を有している。したがって、従来では抵抗Ｒの抵抗値
を例えば１００ｋΩ〜１ＭΩと大きくしている。しかし
、この場合、抵抗Ｒが占める面積が大きくなるとともに
、トランジスタＱ１、Ｑ２の電流増幅率β１、β２が不
一致の場合、Ｒ（Ｉ／β１−Ｉ／β２）なるオフセット
が生じ、ダイナミックレンジが狭くなるものであった。
【０００８】この発明は、上記課題を解決するためにな
されたものであり、その目的とするところは、高抵抗あ
るいは大容量を使用することなく、直流オフセットを小
さくすることができ、チップ面積の増大を防止すること
が可能な交流結合回路を提供しようとするものである。
されたものであり、その目的とするところは、高抵抗あ
るいは大容量を使用することなく、直流オフセットを小
さくすることができ、チップ面積の増大を防止すること
が可能な交流結合回路を提供しようとするものである。
【０００９】
【課題を解決するための手段】すなわち、この発明は、
上記課題を解決するため、結合容量を介して入力された
入力交流信号を出力するトランジスタと、前記結合容量
を介して第１の入力端に供給された前記入力交流信号中
に含まれる直流分と第２の入力端に供給される基準電圧
との差電圧を検出する第１の差動増幅器と、この第１の
差動増幅器によって検出された差電圧に応じて補正値を
求め、前記第１の入力端に供給する第２の差動増幅器と
、前記第１、第２の差動増幅器の相互間に設けられ、前
記第１の差動増幅器によって検出された差電圧中の低周
波成分を通過する低域通過フィルタとを設けている。
上記課題を解決するため、結合容量を介して入力された
入力交流信号を出力するトランジスタと、前記結合容量
を介して第１の入力端に供給された前記入力交流信号中
に含まれる直流分と第２の入力端に供給される基準電圧
との差電圧を検出する第１の差動増幅器と、この第１の
差動増幅器によって検出された差電圧に応じて補正値を
求め、前記第１の入力端に供給する第２の差動増幅器と
、前記第１、第２の差動増幅器の相互間に設けられ、前
記第１の差動増幅器によって検出された差電圧中の低周
波成分を通過する低域通過フィルタとを設けている。
【００１０】
【作用】この発明は、第１の差動増幅器によって検出さ
れた入力交流信号中に含まれる直流分と基準電圧との差
電圧を求め、この差電圧に応じて第２の差動増幅器によ
って補正値を求め、この補正値を第１の差動増幅器にフ
ィードバックすることにより、直流オフセットを最小と
している。
れた入力交流信号中に含まれる直流分と基準電圧との差
電圧を求め、この差電圧に応じて第２の差動増幅器によ
って補正値を求め、この補正値を第１の差動増幅器にフ
ィードバックすることにより、直流オフセットを最小と
している。
【００１１】しかも、第１、第２の差動増幅器の相互間
に設けた低域通過フィルタによって制御利得を直流時に
最大とし、中、高周波領域において最小としているため
、大きな抵抗やキャパシタを用いることなく、中、高周
波領域での入力インピーダンスを大きくすることができ
る。
に設けた低域通過フィルタによって制御利得を直流時に
最大とし、中、高周波領域において最小としているため
、大きな抵抗やキャパシタを用いることなく、中、高周
波領域での入力インピーダンスを大きくすることができ
る。
【００１２】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。尚、図２において、図１と同一部分に
は同一符号を付す。
照して説明する。尚、図２において、図１と同一部分に
は同一符号を付す。
【００１３】図１において、接続点ＣＰ１には、第１の
差動増幅器２１を構成するトランジスタＱ１０のベース
が接続されている。このトランジスタＱ１０のエミッタ
はトランジスタＱ１１のエミッタとともに電流源２２を
介して接地端子１２に接続される。コレクタはカレント
ミラー回路２３を構成するトランジスタＱ１２のコレク
タおよびベースに接続されている。このトランジスタＱ
１２のベースはトランジスタＱ１３のベースに接続され
、エミッタはトランジスタＱ１３のエミッタとともに電
源端子１５に接続されている。このトランジスタＱ１３
のコレクタは前記トランジスタＱ１１のコレクタに接続
されるとともに、トランジスタＱ１４のベースに接続さ
れている。このトランジスタＱ１４のエミッタは電源端
子１５に接続され、コレクタはコンデンサＣ２を介して
ベースに接続されるとともに、電流源２４を介して接地
端子１２に接続されている。さらに、このコレクタはコ
ンデンサＣ３を介して接地端子１２に接続されるととも
に、第２の差動増幅器２５を構成するトランジスタＱ１
５のベースに接続されている。
差動増幅器２１を構成するトランジスタＱ１０のベース
が接続されている。このトランジスタＱ１０のエミッタ
はトランジスタＱ１１のエミッタとともに電流源２２を
介して接地端子１２に接続される。コレクタはカレント
ミラー回路２３を構成するトランジスタＱ１２のコレク
タおよびベースに接続されている。このトランジスタＱ
１２のベースはトランジスタＱ１３のベースに接続され
、エミッタはトランジスタＱ１３のエミッタとともに電
源端子１５に接続されている。このトランジスタＱ１３
のコレクタは前記トランジスタＱ１１のコレクタに接続
されるとともに、トランジスタＱ１４のベースに接続さ
れている。このトランジスタＱ１４のエミッタは電源端
子１５に接続され、コレクタはコンデンサＣ２を介して
ベースに接続されるとともに、電流源２４を介して接地
端子１２に接続されている。さらに、このコレクタはコ
ンデンサＣ３を介して接地端子１２に接続されるととも
に、第２の差動増幅器２５を構成するトランジスタＱ１
５のベースに接続されている。
【００１４】このトランジスタＱ１５のコレクタは前記
トランジスタＱ１１およびトランジスタＱ１６のベース
に接続されるとともに、基準電源２６を介して接地され
ている。トランジスタＱ１５、Ｑ１６のエミッタはトラ
ンジスタＱ１７のコレクタに接続され、このトランジス
タＱ１７のエミッタはカレントミラー回路２７を構成す
るトランジスタＱ１８のコレクタおよびベースに接続さ
れている。このトランジスタＱ１８のベースはトランジ
スタＱ１９のベースに接続され、エミッタはトランジス
タＱ１９のエミッタとともに電源端子１５に接続されて
いる。このトランジスタＱ１９のコレクタは前記トラン
ジスタＱ１７のベースおよびトランジスタＱ２０に接続
されている。このトランジスタＱ２０のコレクタは電源
端子１５に接続され、エミッタは電流源２８を介して接
地端子１２に接続されている。前記コンデンサＣ２、Ｃ
３は低域通過フィルタを構成している。
トランジスタＱ１１およびトランジスタＱ１６のベース
に接続されるとともに、基準電源２６を介して接地され
ている。トランジスタＱ１５、Ｑ１６のエミッタはトラ
ンジスタＱ１７のコレクタに接続され、このトランジス
タＱ１７のエミッタはカレントミラー回路２７を構成す
るトランジスタＱ１８のコレクタおよびベースに接続さ
れている。このトランジスタＱ１８のベースはトランジ
スタＱ１９のベースに接続され、エミッタはトランジス
タＱ１９のエミッタとともに電源端子１５に接続されて
いる。このトランジスタＱ１９のコレクタは前記トラン
ジスタＱ１７のベースおよびトランジスタＱ２０に接続
されている。このトランジスタＱ２０のコレクタは電源
端子１５に接続され、エミッタは電流源２８を介して接
地端子１２に接続されている。前記コンデンサＣ２、Ｃ
３は低域通過フィルタを構成している。
【００１５】上記構成において、接続点ＣＰ１の直流電
位が、基準電源２６とトランジスタＱ１６の接続点ＣＰ
２の直流電位より高い場合、トランジスタＱ１２および
トランジスタＱ１３の電流が大となり、トランジスタＱ
１４のベース電流量が減少する。このため、トランジス
タＱ１４のコレクタ電流が減少し、トランジスタＱ１５
のベース電位は降下する。トランジスタＱ１７のコレク
タ電流は２Ｉ／β１８（β１８：トランジスタＱ２０の
電流増幅率）であり、トランジスタＱ１６、Ｑ１５が平
衡している場合、トランジスタＱ１６はＩ／β１８の電
流をトランジスタＱ１０のベースに供給する。しかし、
トランジスタＱ１５のベース電位が降下した場合は、ト
ランジスタＱ１６のコレクタ電流が減少し、トランジス
タＱ１０のベース電位が降下する。この直流フィードバ
ックループにより、トランジスタＱ１１とＱ１０は平衡
を保ち、直流オフセットが最小限に抑えられる。
位が、基準電源２６とトランジスタＱ１６の接続点ＣＰ
２の直流電位より高い場合、トランジスタＱ１２および
トランジスタＱ１３の電流が大となり、トランジスタＱ
１４のベース電流量が減少する。このため、トランジス
タＱ１４のコレクタ電流が減少し、トランジスタＱ１５
のベース電位は降下する。トランジスタＱ１７のコレク
タ電流は２Ｉ／β１８（β１８：トランジスタＱ２０の
電流増幅率）であり、トランジスタＱ１６、Ｑ１５が平
衡している場合、トランジスタＱ１６はＩ／β１８の電
流をトランジスタＱ１０のベースに供給する。しかし、
トランジスタＱ１５のベース電位が降下した場合は、ト
ランジスタＱ１６のコレクタ電流が減少し、トランジス
タＱ１０のベース電位が降下する。この直流フィードバ
ックループにより、トランジスタＱ１１とＱ１０は平衡
を保ち、直流オフセットが最小限に抑えられる。
【００１６】また、上記構成の回路は、コンデンサＣ２
、Ｃ３が上述したように低域通過フィルタを構成してい
るため、低週は領域で制御利得が最大となり、中、高周
波領域での制御利得が低下する。したがって、トランジ
スタＱ１６のコレクタ電流の中、高周波成分は減少して
いるため、接続点ＣＰ１から左側を見たインピーダンス
は大となり、コンデンサＣ１の容量が小さくても、ハイ
パスフィルタのカットオフ周波数は小さくなる。
、Ｃ３が上述したように低域通過フィルタを構成してい
るため、低週は領域で制御利得が最大となり、中、高周
波領域での制御利得が低下する。したがって、トランジ
スタＱ１６のコレクタ電流の中、高周波成分は減少して
いるため、接続点ＣＰ１から左側を見たインピーダンス
は大となり、コンデンサＣ１の容量が小さくても、ハイ
パスフィルタのカットオフ周波数は小さくなる。
【００１７】さらに、上記回路は大きな抵抗やキャパシ
タを必要としないため、チップ面積の増大を防止するこ
とができるものである。
タを必要としないため、チップ面積の増大を防止するこ
とができるものである。
【００１８】尚、この発明は上記実施例に限定されるも
のではなく、発明の要旨を変えない範囲において、種々
変形実施可能なことは勿論である。
のではなく、発明の要旨を変えない範囲において、種々
変形実施可能なことは勿論である。
【００１９】
【発明の効果】以上詳述したようにこの発明によれば、
高抵抗あるいは大容量を使用することなく、直流オフセ
ットを小さくすることができ、チップ面積の増大を防止
することが可能な交流結合回路を提供できる。
高抵抗あるいは大容量を使用することなく、直流オフセ
ットを小さくすることができ、チップ面積の増大を防止
することが可能な交流結合回路を提供できる。
【図１】この発明の一実施例を示す回路図。
【図２】従来の交流結合回路を示す回路図である。
１１…入力端子、Ｑ１…トランジスタ、１３…出力端子
、Ｃ１…キャパシタ、Ｃ２、Ｃ３…低域通過フィルタ、
２１…第１の差動増幅器、２５…第２の差動増幅器、２
６…基準電源。
、Ｃ１…キャパシタ、Ｃ２、Ｃ３…低域通過フィルタ、
２１…第１の差動増幅器、２５…第２の差動増幅器、２
６…基準電源。
Claims (1)
- 【請求項１】 結合容量を介して入力された入力交流
信号を出力するトランジスタと、前記結合容量を介して
第１の入力端に供給された前記入力交流信号中に含まれ
る直流分と第２の入力端に供給される基準電圧との差電
圧を検出する第１の差動増幅器と、この第１の差動増幅
器によって検出された差電圧に応じて補正値を求め、前
記第１の入力端に供給する第２の差動増幅器と、前記第
１、第２の差動増幅器の相互間に設けられ、前記第１の
差動増幅器によって検出された差電圧中の低周波成分を
通過する低域通過フィルタと、を具備したことを特徴と
する交流結合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403252A JPH04217105A (ja) | 1990-12-18 | 1990-12-18 | 交流結合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403252A JPH04217105A (ja) | 1990-12-18 | 1990-12-18 | 交流結合回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04217105A true JPH04217105A (ja) | 1992-08-07 |
Family
ID=18513000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2403252A Pending JPH04217105A (ja) | 1990-12-18 | 1990-12-18 | 交流結合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04217105A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6304144B1 (en) | 1998-07-10 | 2001-10-16 | Fujitsu Limited | Differential amplification circuit |
-
1990
- 1990-12-18 JP JP2403252A patent/JPH04217105A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6304144B1 (en) | 1998-07-10 | 2001-10-16 | Fujitsu Limited | Differential amplification circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4042886A (en) | High input impedance amplifier circuit having temperature stable quiescent operating levels | |
| JPS62245503A (ja) | 磁気記録検出回路 | |
| JP2588368B2 (ja) | 差動増幅回路 | |
| US5736899A (en) | Fully differential voltage controlled operational transconductance amplifier | |
| JPH0143485B2 (ja) | ||
| US5115204A (en) | Differential amplifier | |
| JPH0490206A (ja) | 半導体集積回路 | |
| JPH04217105A (ja) | 交流結合回路 | |
| US4511853A (en) | Differential amplifier circuit having improved control signal filtering | |
| JPS6011913A (ja) | 電流源回路 | |
| US4764733A (en) | Asymmetrical dual input amplifier | |
| KR0127491B1 (ko) | 헤드 앰프 | |
| US5218323A (en) | Transistor direct-coupled amplifier | |
| JP2538013Y2 (ja) | ハイパスフィルタ回路 | |
| US4084129A (en) | Voltage controlled variable gain circuit | |
| JP3439252B2 (ja) | 記録ドライブ回路及び磁気記録装置 | |
| JP3414454B2 (ja) | アンプのバイアス回路 | |
| JPS646583Y2 (ja) | ||
| JP3283910B2 (ja) | クランプ型電流電圧変換回路 | |
| JP4114255B2 (ja) | 増幅装置 | |
| JPH0964663A (ja) | 高ダイナミックレンジＧｍアンプ | |
| JPH0161247B2 (ja) | ||
| JPH0134423Y2 (ja) | ||
| JPH03255711A (ja) | 中間周波増幅回路 | |
| JPH0618307B2 (ja) | 演算増幅器 |