JPH04225422A - 画像メモリ制御装置 - Google Patents
画像メモリ制御装置Info
- Publication number
- JPH04225422A JPH04225422A JP90407590A JP40759090A JPH04225422A JP H04225422 A JPH04225422 A JP H04225422A JP 90407590 A JP90407590 A JP 90407590A JP 40759090 A JP40759090 A JP 40759090A JP H04225422 A JPH04225422 A JP H04225422A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- image
- fifo
- fifo memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Record Information Processing For Printing (AREA)
- Image Input (AREA)
- Information Transfer Systems (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、画像メモリ制御装置
に関し、特にＦＩＦＯメモリを用いて画像情報を非同期
に転送する画像メモリ制御装置に関する。
に関し、特にＦＩＦＯメモリを用いて画像情報を非同期
に転送する画像メモリ制御装置に関する。
【０００２】近年、コンピュータの普及とともに、画像
処理技術の進歩が著しい。かかる画像処理においては、
コンピュータで処理した画像情報を可視像化するために
、例えばプリンタ装置等の出力装置に出力する必要があ
る。
処理技術の進歩が著しい。かかる画像処理においては、
コンピュータで処理した画像情報を可視像化するために
、例えばプリンタ装置等の出力装置に出力する必要があ
る。
【０００３】この場合、コンピュータの処理速度と出力
装置の処理速度との間に相当の差があるためコンピュー
タで処理した情報をそのまま出力装置に供給することは
不可能である。したがって、コンピュータから出力装置
に画像データを転送する際は、両者の処理速度の違いを
吸収する必要がある。
装置の処理速度との間に相当の差があるためコンピュー
タで処理した情報をそのまま出力装置に供給することは
不可能である。したがって、コンピュータから出力装置
に画像データを転送する際は、両者の処理速度の違いを
吸収する必要がある。
【０００４】
【従来の技術】従来、かかる処理速度の異なる複数装置
間のデータ転送においては、ＦＩＦＯ（Ｆｉｒｓｔ ｉ
ｎ Ｆｉｒｓｔ ｏｕｔ）メモリを用いて処理速度のア
ンバランスを吸収する方法が知られている。
間のデータ転送においては、ＦＩＦＯ（Ｆｉｒｓｔ ｉ
ｎ Ｆｉｒｓｔ ｏｕｔ）メモリを用いて処理速度のア
ンバランスを吸収する方法が知られている。
【０００５】ここで、ＦＩＦＯメモリとは、その名の示
す通り、先に入力したデータから順番に取り出すことの
できるメモリである。即ち、入力ポートからデータを書
込み、出力ポートからデータを読み出すと、書き込んだ
順にデータを読み出すことのできるメモリである。この
ＦＩＦＯメモリの特徴は、非同期で、入力ポートと出力
ポートをアクセスできることである。
す通り、先に入力したデータから順番に取り出すことの
できるメモリである。即ち、入力ポートからデータを書
込み、出力ポートからデータを読み出すと、書き込んだ
順にデータを読み出すことのできるメモリである。この
ＦＩＦＯメモリの特徴は、非同期で、入力ポートと出力
ポートをアクセスできることである。
【０００６】このＦＩＦＯメモリを、コンピュータの処
理速度（高速）で書き込まれる画像メモリと出力装置の
処理速度（低速）で読み出されるバッファメモリとの間
に配置することにより、両者間の処理速度の違いを吸収
できる。
理速度（高速）で書き込まれる画像メモリと出力装置の
処理速度（低速）で読み出されるバッファメモリとの間
に配置することにより、両者間の処理速度の違いを吸収
できる。
【０００７】この場合、ＦＩＦＯメモリに入力ポートか
ら書き込んだデータ量だけ必ず出力ポートから読み出す
必要がある。そうしないと、ＦＩＦＯメモリにデータが
残ったり、データが存在しないＦＩＦＯメモリを空読み
したりすることになる。かかる事態が発生すると、正し
く画像を再現することができなくなる。
ら書き込んだデータ量だけ必ず出力ポートから読み出す
必要がある。そうしないと、ＦＩＦＯメモリにデータが
残ったり、データが存在しないＦＩＦＯメモリを空読み
したりすることになる。かかる事態が発生すると、正し
く画像を再現することができなくなる。
【０００８】さらに具体的に説明する。まず、画像メモ
リからＦＩＦＯメモリにデジタルデータを書き込む時は
、入力許可信号をトリガとしてデータの転送を開始する
。したがって、この入力許可信号が、例えばノイズ等に
より誤って発行された場合、送信側の転送準備が整わず
、画像メモリの誤った領域のデータを余分に転送するこ
とになる。また、データ読み出しを制御する制御部が、
誤って、指定されたデータ長より少ない数のデータをＦ
ＩＦＯメモリから読み出した場合もＦＩＦＯメモリにデ
ータが残り、次回の読み出し時にこれら残ったデータが
読み出されて画像を正しく再現できないという不都合が
生じる。
リからＦＩＦＯメモリにデジタルデータを書き込む時は
、入力許可信号をトリガとしてデータの転送を開始する
。したがって、この入力許可信号が、例えばノイズ等に
より誤って発行された場合、送信側の転送準備が整わず
、画像メモリの誤った領域のデータを余分に転送するこ
とになる。また、データ読み出しを制御する制御部が、
誤って、指定されたデータ長より少ない数のデータをＦ
ＩＦＯメモリから読み出した場合もＦＩＦＯメモリにデ
ータが残り、次回の読み出し時にこれら残ったデータが
読み出されて画像を正しく再現できないという不都合が
生じる。
【０００９】図５及び図６は、ＦＩＦＯメモリにデータ
が残った状態でのデータ転送を説明するための図である
。即ち、図５に示すように、画像メモリには正常なデー
タが記憶されているが、ＦＩＦＯメモリにデータ（仮に
、白紙データという）が残っていると、図６に示すよう
に、ＦＩＦＯメモリの読み出しポインタは白紙データの
先頭を示している。したがって、ＦＩＦＯメモリからデ
ータを読み出すと、図５に示すように、白紙データから
読み出しを開始するので、本来のデータ以外のデータが
読み出されることになり、画像を正しく再生できない。
が残った状態でのデータ転送を説明するための図である
。即ち、図５に示すように、画像メモリには正常なデー
タが記憶されているが、ＦＩＦＯメモリにデータ（仮に
、白紙データという）が残っていると、図６に示すよう
に、ＦＩＦＯメモリの読み出しポインタは白紙データの
先頭を示している。したがって、ＦＩＦＯメモリからデ
ータを読み出すと、図５に示すように、白紙データから
読み出しを開始するので、本来のデータ以外のデータが
読み出されることになり、画像を正しく再生できない。
【００１０】
【発明が解決しようとする課題】本発明は係る事情に鑑
みてなされたもので、ＦＩＦＯメモリへの書き込みや読
み出しを正確に行なって、常に正常な画像を再現するこ
とのできる画像メモリ制御装置を提供することを目的と
する。
みてなされたもので、ＦＩＦＯメモリへの書き込みや読
み出しを正確に行なって、常に正常な画像を再現するこ
とのできる画像メモリ制御装置を提供することを目的と
する。
【００１１】
【課題を解決するための手段】本発明の画像メモリ制御
装置は、図１に原理的に示すように、記憶内容が空であ
ることを示すエンプティ信号を有するＦＩＦＯメモリ１
０と、該ＦＩＦＯメモリ１０に情報を書き込む書込手段
１１と、該書込手段１１で書き込まれた前記ＦＩＦＯメ
モリ１０から情報を読み出す読出手段１２と、前記ＦＩ
ＦＯメモリ１０に対する前記書込手段１１又は前記読出
手段１２による情報の書き込み又は読み出しの前後に、
前記ＦＩＦＯメモリ１０からのエンプティ信号の有無を
検査する制御手段１３とにより構成される。
装置は、図１に原理的に示すように、記憶内容が空であ
ることを示すエンプティ信号を有するＦＩＦＯメモリ１
０と、該ＦＩＦＯメモリ１０に情報を書き込む書込手段
１１と、該書込手段１１で書き込まれた前記ＦＩＦＯメ
モリ１０から情報を読み出す読出手段１２と、前記ＦＩ
ＦＯメモリ１０に対する前記書込手段１１又は前記読出
手段１２による情報の書き込み又は読み出しの前後に、
前記ＦＩＦＯメモリ１０からのエンプティ信号の有無を
検査する制御手段１３とにより構成される。
【００１２】
【作用】ＦＩＦＯメモリ１０は、通常、記憶内容が空（
データが残ってない）であることを示すエンプティ信号
や、記憶内容が満杯であることを示すフル信号を送出す
る回路を有している。この発明は、書込手段１１でＦＩ
ＦＯメモリ１０に書き込むデータ転送を開始する前、及
び、書き込んだ情報を、読出手段１２で読み出すデータ
転送の終了時にエンプティ信号を検査し、この時ＦＩＦ
Ｏメモリ１０がエンプティでなければ、例えばエラー信
号を発生して異常を通知するようにしたものである。
データが残ってない）であることを示すエンプティ信号
や、記憶内容が満杯であることを示すフル信号を送出す
る回路を有している。この発明は、書込手段１１でＦＩ
ＦＯメモリ１０に書き込むデータ転送を開始する前、及
び、書き込んだ情報を、読出手段１２で読み出すデータ
転送の終了時にエンプティ信号を検査し、この時ＦＩＦ
Ｏメモリ１０がエンプティでなければ、例えばエラー信
号を発生して異常を通知するようにしたものである。
【００１３】これにより、ＦＩＦＯメモリ１０にデータ
が残った状態でデータ転送を開始することを回避するこ
とができ、また、データ転送終了時にＦＩＦＯメモリ１
０にデータが残ることを回避することができるので、常
に正常な画像を再現することのできる画像メモリ制御装
置を実現できる。
が残った状態でデータ転送を開始することを回避するこ
とができ、また、データ転送終了時にＦＩＦＯメモリ１
０にデータが残ることを回避することができるので、常
に正常な画像を再現することのできる画像メモリ制御装
置を実現できる。
【００１４】
【実施例】図２は、本発明の画像メモリ制御装置の一実
施例の構成を示すブロック図である。
施例の構成を示すブロック図である。
【００１５】図において、１０はＦＩＦＯメモリであり
、例えば２５６ワード×１６ビットの記憶容量を有する
ものである。このＦＩＦＯメモリ１０の入力ポートＩＮ
には、後述する画像メモリ１４から書込データＤｉ０〜
Ｄｉ１５ が供給されるようになっている。また、出力
ポートＯＵＴ からは読出データＤｏ０〜Ｄｏ１５ が
出力され、バッファ２６に供給されるようになっている
。また、このＦＩＦＯメモリ１０からは、記憶内容が空
（データが残ってない）であることを示すＥＭＰＴＹ信
号、及び記憶内容が満杯であることを示すＦＵＬＬ信号
がそれぞれ送出されるようになっている。
、例えば２５６ワード×１６ビットの記憶容量を有する
ものである。このＦＩＦＯメモリ１０の入力ポートＩＮ
には、後述する画像メモリ１４から書込データＤｉ０〜
Ｄｉ１５ が供給されるようになっている。また、出力
ポートＯＵＴ からは読出データＤｏ０〜Ｄｏ１５ が
出力され、バッファ２６に供給されるようになっている
。また、このＦＩＦＯメモリ１０からは、記憶内容が空
（データが残ってない）であることを示すＥＭＰＴＹ信
号、及び記憶内容が満杯であることを示すＦＵＬＬ信号
がそれぞれ送出されるようになっている。
【００１６】上記ＥＭＰＴＹ信号は制御部１３に供給さ
れ、先に書き込まれたデータの全てが出力ポートＯＵＴ
から読み出されたか否かを通知するようになっている
。また、ＦＵＬＬ信号は制御部２１に供給され、ＦＩＦ
Ｏメモリ１０の最大容量（２５６ワード×１６ビット）
分のデータが書き込まれ、これ以上書き込むことができ
ない状態になったか否かを通知するようになっている。
れ、先に書き込まれたデータの全てが出力ポートＯＵＴ
から読み出されたか否かを通知するようになっている
。また、ＦＵＬＬ信号は制御部２１に供給され、ＦＩＦ
Ｏメモリ１０の最大容量（２５６ワード×１６ビット）
分のデータが書き込まれ、これ以上書き込むことができ
ない状態になったか否かを通知するようになっている。
【００１７】２０はホスト装置であり、当該画像メモリ
制御装置に対して文字コードや制御コードを送出するも
のである。当該画像メモリ制御装置は、受け取った制御
コードに応じて文字コードの処理を行なうことになる。
制御装置に対して文字コードや制御コードを送出するも
のである。当該画像メモリ制御装置は、受け取った制御
コードに応じて文字コードの処理を行なうことになる。
【００１８】２１は制御部であり、上記ホスト装置２０
との間のデータの送受を制御する他、この画像メモリ制
御装置全体の制御を司るものである。例えば、メモリ制
御回路２４に対し、画像メモリ１４の転送領域とそのデ
ータ長ＬＳを指定し、ＦＩＦＯメモリ１０へ書き込む制
御を行なわせる。また、制御部１３を介してメモリ制御
回路２５に対して、ＦＩＦＯメモリ１０から読み出すデ
ータ長ＬＲを指定し、バッファ２６に読み出す制御を行
なわせる。さらに、キャラクタジェネレータ２２、画像
メモリ１４等の制御をも行なう。
との間のデータの送受を制御する他、この画像メモリ制
御装置全体の制御を司るものである。例えば、メモリ制
御回路２４に対し、画像メモリ１４の転送領域とそのデ
ータ長ＬＳを指定し、ＦＩＦＯメモリ１０へ書き込む制
御を行なわせる。また、制御部１３を介してメモリ制御
回路２５に対して、ＦＩＦＯメモリ１０から読み出すデ
ータ長ＬＲを指定し、バッファ２６に読み出す制御を行
なわせる。さらに、キャラクタジェネレータ２２、画像
メモリ１４等の制御をも行なう。
【００１９】２２はキャラクタジェネレータであり、各
種文字コードに対応した文字のイメージパターン（フォ
ント）を記憶するものである。このキャラクタジェネレ
ータ２２は、制御部２１から与えられた文字コードに対
応するフォントを生成して画像メモリ１４に供給する。
種文字コードに対応した文字のイメージパターン（フォ
ント）を記憶するものである。このキャラクタジェネレ
ータ２２は、制御部２１から与えられた文字コードに対
応するフォントを生成して画像メモリ１４に供給する。
【００２０】１４は画像メモリであり、イメージパター
ンに展開された文字情報を記憶するものである。この画
像メモリ１４の内容がＦＩＦＯメモリ１０に書き込まれ
ることになる。
ンに展開された文字情報を記憶するものである。この画
像メモリ１４の内容がＦＩＦＯメモリ１０に書き込まれ
ることになる。
【００２１】２４はメモリ制御回路であり、上記画像メ
モリ１４上に展開されたイメージデータをＦＩＦＯメモ
リ１０に転送する制御を行なうものである。このメモリ
制御回路２４は、上述したように、データ転送を行なう
べき画像メモリ１４上の領域（転送領域）及び転送を行
なうべきデータ長ＬＳを記憶している。
モリ１４上に展開されたイメージデータをＦＩＦＯメモ
リ１０に転送する制御を行なうものである。このメモリ
制御回路２４は、上述したように、データ転送を行なう
べき画像メモリ１４上の領域（転送領域）及び転送を行
なうべきデータ長ＬＳを記憶している。
【００２２】制御部１３は、主にＦＩＦＯメモリ１０か
らのデータ読み出しを制御するものである。この制御部
１３は、メモリ制御回路２５を制御する。
らのデータ読み出しを制御するものである。この制御部
１３は、メモリ制御回路２５を制御する。
【００２３】２５はメモリ制御回路であり、上記ＦＩＦ
Ｏメモリ１０に記憶されたデータをバッファ２６に読み
出す制御を行なうものである。このメモリ制御回路２５
は、上述したように、データ読み出しを行なうべきデー
タ長ＬＲを記憶している。また、このメモリ制御回路２
５からは、メモリ制御回路２４に対し、データの書き込
みを開始すべき信号ＶＲＥＱを供給するようになってい
る。
Ｏメモリ１０に記憶されたデータをバッファ２６に読み
出す制御を行なうものである。このメモリ制御回路２５
は、上述したように、データ読み出しを行なうべきデー
タ長ＬＲを記憶している。また、このメモリ制御回路２
５からは、メモリ制御回路２４に対し、データの書き込
みを開始すべき信号ＶＲＥＱを供給するようになってい
る。
【００２４】２６はバッファであり、この画像メモリ制
御装置に接続される出力装置の種類によって構成が異な
るものである。例えば、レーザプリンタ装置が接続され
る場合は、パラレル→シリアル変換回路としてのシフト
レジスタで構成され、ＬＥＤプリンタ装置が接続される
場合は、パラレル→パラレル変換回路としての記憶手段
で構成される。このバッファ２６の内容が出力装置へ供
給され、画像形成に使用される。
御装置に接続される出力装置の種類によって構成が異な
るものである。例えば、レーザプリンタ装置が接続され
る場合は、パラレル→シリアル変換回路としてのシフト
レジスタで構成され、ＬＥＤプリンタ装置が接続される
場合は、パラレル→パラレル変換回路としての記憶手段
で構成される。このバッファ２６の内容が出力装置へ供
給され、画像形成に使用される。
【００２５】次に、上記構成において、図３及び図４の
タイミングチャートを参照しながら動作について説明す
る。
タイミングチャートを参照しながら動作について説明す
る。
【００２６】ＦＩＦＯメモリ１０を介するデータ転送は
、入力側のメモリ制御回路２４と出力側のメモリ制御回
路２５とにあらかじめ転送すべきデータ長ＬＳ，ＬＲが
指定されるようになっており、その指定された分だけデ
ータ転送を行なうようになっている。このデータ転送に
おいては、データ転送を開始する前に、ＥＭＰＴＹフラ
グ（信号）をチェックし、「１」、つまりＦＩＦＯメモ
リ１０が空であれば正常であるが、「０」の場合は、Ｆ
ＩＦＯメモリ１０にデータが残っており、このままデー
タ転送を続けると画像メモリ１４とバッファ２６のデー
タ再現性がないことになる。また、データ転送を終了す
るとき、ＥＭＰＴＹフラグが「１」であれば正常に終了
したことになるが、「０」のときは、読出し量が少なか
ったか、又は書込み量が多かったことになる。このよう
に、データ転送前後のＦＩＦＯメモリ１０の状態をチェ
ックしながらデータ転送処理が行なわれることになる。
、入力側のメモリ制御回路２４と出力側のメモリ制御回
路２５とにあらかじめ転送すべきデータ長ＬＳ，ＬＲが
指定されるようになっており、その指定された分だけデ
ータ転送を行なうようになっている。このデータ転送に
おいては、データ転送を開始する前に、ＥＭＰＴＹフラ
グ（信号）をチェックし、「１」、つまりＦＩＦＯメモ
リ１０が空であれば正常であるが、「０」の場合は、Ｆ
ＩＦＯメモリ１０にデータが残っており、このままデー
タ転送を続けると画像メモリ１４とバッファ２６のデー
タ再現性がないことになる。また、データ転送を終了す
るとき、ＥＭＰＴＹフラグが「１」であれば正常に終了
したことになるが、「０」のときは、読出し量が少なか
ったか、又は書込み量が多かったことになる。このよう
に、データ転送前後のＦＩＦＯメモリ１０の状態をチェ
ックしながらデータ転送処理が行なわれることになる。
【００２７】先ず、正常なデータ転送の場合（ＬＳ＝Ｌ
Ｒの場合）について、図３を参照しながら説明する。
Ｒの場合）について、図３を参照しながら説明する。
【００２８】制御部２１は、ホスト装置２０から文字コ
ードを受け取ると、該文字コードをキャラクタジェネレ
ータ２２に送出し、該キャラクタジェネレータ２２から
該文字コードに対応するフォントを読み出す。そして、
読み出されたフォントは、画像メモリ１４の所定領域に
格納される。かかる動作を１ページ分について実行する
ことにより画像展開処理を終了する。
ードを受け取ると、該文字コードをキャラクタジェネレ
ータ２２に送出し、該キャラクタジェネレータ２２から
該文字コードに対応するフォントを読み出す。そして、
読み出されたフォントは、画像メモリ１４の所定領域に
格納される。かかる動作を１ページ分について実行する
ことにより画像展開処理を終了する。
【００２９】次いで、制御部２１は、制御部１３に対し
、ＳＴＡＲＴ０信号を送出する。これにより、制御部１
３は、図３（ａ）に示すように、メモリ制御回路２５に
対してＳＴＡＲＴ１信号を出力する。同時に、制御部１
３は、ＳＴＡＲＴ１信号の立上がりのタイミングでＦＩ
ＦＯメモリ１０からのＥＭＰＴＹフラグをチェックする
（同図（ｇ）参照）。そして、ＥＭＰＴＹフラグが「１
」であればＦＩＦＯメモリ１０は空であり、余分なデー
タが残っていないので処理を続行する。一方、「０」で
あれば、ＥＲＲフラグを制御部２１に返し、処理を中止
する。制御部２１は、このＥＲＲフラグを受け取ると、
例えば図示しない表示器にその旨を表示し、オペレータ
に知らせる。
、ＳＴＡＲＴ０信号を送出する。これにより、制御部１
３は、図３（ａ）に示すように、メモリ制御回路２５に
対してＳＴＡＲＴ１信号を出力する。同時に、制御部１
３は、ＳＴＡＲＴ１信号の立上がりのタイミングでＦＩ
ＦＯメモリ１０からのＥＭＰＴＹフラグをチェックする
（同図（ｇ）参照）。そして、ＥＭＰＴＹフラグが「１
」であればＦＩＦＯメモリ１０は空であり、余分なデー
タが残っていないので処理を続行する。一方、「０」で
あれば、ＥＲＲフラグを制御部２１に返し、処理を中止
する。制御部２１は、このＥＲＲフラグを受け取ると、
例えば図示しない表示器にその旨を表示し、オペレータ
に知らせる。
【００３０】上記ＳＴＡＲＴ１信号を受け取ったメモリ
制御回路２５は、同図（ｂ）に示すように、ＳＴＡＲＴ
１のタイミングでメモリ制御回路２４に対し、画像デー
タの転送要求信号ＶＲＥＱを送出する。
制御回路２５は、同図（ｂ）に示すように、ＳＴＡＲＴ
１のタイミングでメモリ制御回路２４に対し、画像デー
タの転送要求信号ＶＲＥＱを送出する。
【００３１】メモリ制御回路２４は、先に指定された転
送領域とデータ長ＬＳに従って、画像メモリ１４からデ
ータを読み出してＦＩＦＯメモリ１０に転送する。この
際、ＦＵＬＬフラグが参照され、同図（ｃ）及び（ｄ）
に示すように、ＦＵＬＬフラグが「０」のときデータ転
送を行い、それが「１」となったときデータ転送を中止
し、「０」になるのを待つように制御される。
送領域とデータ長ＬＳに従って、画像メモリ１４からデ
ータを読み出してＦＩＦＯメモリ１０に転送する。この
際、ＦＵＬＬフラグが参照され、同図（ｃ）及び（ｄ）
に示すように、ＦＵＬＬフラグが「０」のときデータ転
送を行い、それが「１」となったときデータ転送を中止
し、「０」になるのを待つように制御される。
【００３２】一方、メモリ制御回路２５は、同図（ｅ）
及び（ｆ）に示すように、制御部１３が出力するＳＴＡ
ＲＴ２信号のタイミングでＦＩＦＯメモリ１０のデータ
を読み出し、バッファ２６に書き込む。この際、ＥＭＰ
ＴＹフラグが参照され、同図（ｇ）に示すように、ＥＭ
ＰＴＹフラグが「０」のとき読出しを行い、それが「１
」となったとき読出しを中止するか、或いはＥＲＲフラ
グを駆動してエラーとして上位装置に通知する。
及び（ｆ）に示すように、制御部１３が出力するＳＴＡ
ＲＴ２信号のタイミングでＦＩＦＯメモリ１０のデータ
を読み出し、バッファ２６に書き込む。この際、ＥＭＰ
ＴＹフラグが参照され、同図（ｇ）に示すように、ＥＭ
ＰＴＹフラグが「０」のとき読出しを行い、それが「１
」となったとき読出しを中止するか、或いはＥＲＲフラ
グを駆動してエラーとして上位装置に通知する。
【００３３】最後に、ＳＴＡＲＴ２信号の立下がりのタ
イミングでＥＭＰＴＹフラグをチェックし、該フラグが
「１」であればＦＩＦＯメモリ１０のデータは全て読み
出されて余分なデータが残っておらず、正常にデータ転
送が終了したとして処理を完了する。一方、「０」であ
れば、ＦＩＦＯメモリ１０にデータが残っていることに
なるので、ＥＲＲフラグを制御部２１に返す。制御部２
１は、このＥＲＲフラグを受け取ると、例えば図示しな
い表示器にその旨を表示し、オペレータに知らせる。
イミングでＥＭＰＴＹフラグをチェックし、該フラグが
「１」であればＦＩＦＯメモリ１０のデータは全て読み
出されて余分なデータが残っておらず、正常にデータ転
送が終了したとして処理を完了する。一方、「０」であ
れば、ＦＩＦＯメモリ１０にデータが残っていることに
なるので、ＥＲＲフラグを制御部２１に返す。制御部２
１は、このＥＲＲフラグを受け取ると、例えば図示しな
い表示器にその旨を表示し、オペレータに知らせる。
【００３４】次に、異常なデータ転送の場合（ＬＳ＞Ｌ
Ｒの場合）について、図４を参照しながら説明する。
Ｒの場合）について、図４を参照しながら説明する。
【００３５】同図（ａ）〜（ｆ）の動作は上述した動作
と同一であるので説明は省略するが、同図（ｇ）に示す
ように、ＥＭＰＴＹ信号がＳＴＡＲＴ２信号の立ち下が
りの時点で「１」になっていない。即ち、ＳＴＡＲＴ２
信号の立下がり時に、ＥＭＰＴＹフラグをチェックした
際、ＦＩＦＯメモリ１０への書込みデータ長が、ＦＩＦ
Ｏメモリ１０の読出しデータ長ＬＲより長いため、ＥＭ
ＰＴＹフラグは「０」となっている。この状態は、ＦＩ
ＦＯメモリ１０に余分なデータが残っていることを意味
する。よって、ＥＲＲフラグを「１」にし、制御部２１
に対し、画像メモリ１４からバッファ２６にデータを転
送したとき、再現性がないことを通知する。
と同一であるので説明は省略するが、同図（ｇ）に示す
ように、ＥＭＰＴＹ信号がＳＴＡＲＴ２信号の立ち下が
りの時点で「１」になっていない。即ち、ＳＴＡＲＴ２
信号の立下がり時に、ＥＭＰＴＹフラグをチェックした
際、ＦＩＦＯメモリ１０への書込みデータ長が、ＦＩＦ
Ｏメモリ１０の読出しデータ長ＬＲより長いため、ＥＭ
ＰＴＹフラグは「０」となっている。この状態は、ＦＩ
ＦＯメモリ１０に余分なデータが残っていることを意味
する。よって、ＥＲＲフラグを「１」にし、制御部２１
に対し、画像メモリ１４からバッファ２６にデータを転
送したとき、再現性がないことを通知する。
【００３６】このように、データ転送の前後でＦＩＦＯ
メモリ１０のエンプティ信号をチェックし、異常であれ
ばその旨を通知するようにしたので、常に画像の再現性
を保つことができるものとなっている。
メモリ１０のエンプティ信号をチェックし、異常であれ
ばその旨を通知するようにしたので、常に画像の再現性
を保つことができるものとなっている。
【００３７】
【発明の効果】ＦＩＦＯメモリへの書き込みや読み出し
を正確に行なって、常に正常な画像を再現することので
きる画像メモリ制御装置を提供できる。
を正確に行なって、常に正常な画像を再現することので
きる画像メモリ制御装置を提供できる。
【図１】本発明の原理説明図である。
【図２】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図３】図２の実施例の正常時の動作を示すタイミング
チャートである。
チャートである。
【図４】図２の実施例の異常時の動作を示すタイミング
チャートである。
チャートである。
【図５】従来の画像メモリ制御装置の動作を説明するた
めの図である。
めの図である。
【図６】従来の画像メモリ制御装置の動作を説明するた
めの図である。
めの図である。
１０ ＦＩＦＯメモリ
１１ 書込手段（メモリ制御回路２４）１２ 読出
手段（メモリ制御回路２５）１３ 制御手段（制御部
） １４ 画像メモリ
手段（メモリ制御回路２５）１３ 制御手段（制御部
） １４ 画像メモリ
Claims (3)
- 【請求項１】記憶内容が空であることを示すエンプティ
信号を有するＦＩＦＯメモリ（１０）と、該ＦＩＦＯメ
モリ（１０）に情報を書き込む書込手段（１１）と、該
書込手段（１１）で書き込まれた前記ＦＩＦＯメモリ（
１０）から情報を読み出す読出手段（１２）と、前記Ｆ
ＩＦＯメモリ（１０）に対する前記書込手段（１１）又
は前記読出手段（１２）による情報の書き込み又は読み
出しの前後に、前記ＦＩＦＯメモリ（１０）からのエン
プティ信号の有無を検査する制御手段（１３）とを具備
したことを特徴とする画像メモリ制御装置。 - 【請求項２】前記制御手段（１３）は、前記エンプティ
信号の検査の結果、該エンプティ信号が、前記ＦＩＦＯ
メモリ（１０）の記憶内容が空でないことを示している
時は異常である旨を知らせることを特徴とする請求項１
記載の画像メモリ制御装置。 - 【請求項３】前記書込手段（１１）は、画像情報を記憶
する画像メモリ（１４）を有し、該画像メモリ（１４）
に記憶された画像情報を前記ＦＩＦＯメモリ（１０）に
書き込むことを特徴とする請求項１又は２記載の画像メ
モリ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP90407590A JPH04225422A (ja) | 1990-12-27 | 1990-12-27 | 画像メモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP90407590A JPH04225422A (ja) | 1990-12-27 | 1990-12-27 | 画像メモリ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04225422A true JPH04225422A (ja) | 1992-08-14 |
Family
ID=18517159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP90407590A Pending JPH04225422A (ja) | 1990-12-27 | 1990-12-27 | 画像メモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04225422A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62211722A (ja) * | 1986-03-12 | 1987-09-17 | Casio Comput Co Ltd | 画像形成装置 |
| JPS63131176A (ja) * | 1986-11-20 | 1988-06-03 | 三洋電機株式会社 | 画像表示装置 |
| JPS63200232A (ja) * | 1987-02-16 | 1988-08-18 | Fujitsu Ltd | 大容量デ−タのシリアル処理方式 |
| JPS63251246A (ja) * | 1987-04-07 | 1988-10-18 | Minolta Camera Co Ltd | デ−タ記憶装置 |
-
1990
- 1990-12-27 JP JP90407590A patent/JPH04225422A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62211722A (ja) * | 1986-03-12 | 1987-09-17 | Casio Comput Co Ltd | 画像形成装置 |
| JPS63131176A (ja) * | 1986-11-20 | 1988-06-03 | 三洋電機株式会社 | 画像表示装置 |
| JPS63200232A (ja) * | 1987-02-16 | 1988-08-18 | Fujitsu Ltd | 大容量デ−タのシリアル処理方式 |
| JPS63251246A (ja) * | 1987-04-07 | 1988-10-18 | Minolta Camera Co Ltd | デ−タ記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0263763A (ja) | 出力方法及びその装置 | |
| US5579477A (en) | Test circuitry for printer memory | |
| JP2002079712A (ja) | 印刷装置、印刷装置の制御方法、印刷制御装置、および印刷制御装置の制御方法 | |
| JPS6316767B2 (ja) | ||
| JPS61250722A (ja) | プリンタ装置 | |
| JPS602715B2 (ja) | 漢字プリンタにおける漢字用ビットパタ−ン管理方式 | |
| JPH01208141A (ja) | 印刷制御装置 | |
| US5179628A (en) | Computer interface between I/O channel unit and service processing unit | |
| KR0150068B1 (ko) | 데이터 큐 모듈 및 그 제어방법 | |
| JPH0528405B2 (ja) | ||
| JPH0326561A (ja) | 印刷装置 | |
| JP3027849B2 (ja) | 印字装置 | |
| JPS60134334A (ja) | 印字制御方式 | |
| JPH04216983A (ja) | 印刷装置 | |
| JPS62238757A (ja) | 印字制御方式 | |
| JPS59182665A (ja) | 逐次プリント方式 | |
| JPS6322331B2 (ja) | ||
| JPH04336261A (ja) | ページプリンタ | |
| JPS60178072A (ja) | 電子機器 | |
| JPH082021A (ja) | ページプリンタ装置 | |
| JPH0698792B2 (ja) | プリンタ装置 | |
| JPS61156192A (ja) | 入出力制御装置 | |
| JPS61149362A (ja) | デ−タ制御装置 | |
| JPS63292189A (ja) | 文字出力装置 | |
| JPH06166244A (ja) | プリンタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970422 |