JPH04233039A - データ救済方式 - Google Patents

データ救済方式

Info

Publication number
JPH04233039A
JPH04233039A JP2408958A JP40895890A JPH04233039A JP H04233039 A JPH04233039 A JP H04233039A JP 2408958 A JP2408958 A JP 2408958A JP 40895890 A JP40895890 A JP 40895890A JP H04233039 A JPH04233039 A JP H04233039A
Authority
JP
Japan
Prior art keywords
data
main storage
storage device
standby
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2408958A
Other languages
English (en)
Other versions
JP2674886B2 (ja
Inventor
Tatsuya Iwano
岩野 達也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Communication Systems Ltd
Original Assignee
NEC Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Communication Systems Ltd filed Critical NEC Communication Systems Ltd
Priority to JP2408958A priority Critical patent/JP2674886B2/ja
Publication of JPH04233039A publication Critical patent/JPH04233039A/ja
Application granted granted Critical
Publication of JP2674886B2 publication Critical patent/JP2674886B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、主記憶装置と中央処理
装置とを含んで構成されるプロセッサが二重化されたデ
ータ処理装置における系切替え時のデータ救済方式に関
する。
【0002】
【従来の技術】従来、この種の系切替えを行うマルチプ
ロセッサシステムなどでは、待機系中央処理装置と現用
系主記憶装置は疎結合であるため、任意の現用系主記憶
装置内を見ることが不可能で、データ救済するためには
、現用系主記憶装置と待機系主記憶装置とをすべての動
作について二重書きする方式や、あるいはすべての滞留
データを回線上に掃き出したりする方式が採用されてい
る。
【0003】
【発明が解決しようとする課題】上述した従来のマルチ
プロセッサシステムでのデータ救済方式では、前者の二
重書き方式の場合、機構的に大幅になり物理的,経済的
にシステム構成を実現することが難しいし、後者の掃き
出し方式の場合、例えば、相手交換機がふくそうしてい
たりしたときには、掃き出しができず、プロセッサの切
替えまたはデータ救済ができないという欠点があった。
【0004】
【課題を解決するための手段】本発明のデータ救済方式
は、主記憶装置と中央処理装置とを含んで構成されるプ
ロセッサが二重化されたデータ処理装置における現用系
プロセッサと待機系プロセッサとの系切替え時のデータ
救済方式において、それぞれの前記中央処理装置に、現
用系の前記主記憶装置の指定した内容を待機系の前記中
央処理装置によって前記現用系プロセッサと前記待機系
プロセッサとを接続するバスを介し読み出す手段と、系
切替え時、現用系の前記主記憶装置に残っている未処理
のデータを待機系の前記中央処理装置によって検知する
手段と、この未処理のデータを前記バスを介し待機系の
前記主記憶装置へ転送する手段とを備える構成である。
【0005】
【実施例】図1は本発明の一実施例を適用したデータ処
理システムを説明するための図である。図1に示すデー
タ処理システムは、現用系と待機系及びその上位プロセ
ッサを結合するバス00と、主としてトランザクション
を扱うデータバス01と、どのトランザクションを引取
るか指定する制御系バス02と、今、例えば現用系とな
っているデータ処理装置10と、その待機系11と、現
用系の中央処理装置20と、現用系の主記憶装置30と
、現用系の回線処理装置40と、現用系のバス00を制
御するバス制御装置50と、それぞれの待機系の中央処
理装置21と、主記憶装置31と、回線処理装置41と
、バス制御装置51と、これら二重化データ処理装置の
上位プロセッサ60と、回線のレベル変換装置70とで
構成されている。それぞれの中央処理装置20,21内
には、現用系の主記憶装置の指定した内容を待機系の中
央処理装置によって読み出す読出手段201,211と
、系切替え時、現用系の主記憶装置に残っている未処理
データを待機系の中央処理装置が検知する検知手段20
2,212と、この未処理データを待機系の主記憶装置
へ転送する転送手段203,213とが備えられ、これ
らはソフトウェアプログラムにより実現される。  こ
こで、データ処理装置において、回線から受信したデー
タは主記憶装置内に一度蓄積され、チェック等の処理を
施したのち、宛先の回線が収容されたプロセッサに転送
されて行く。従って、ある瞬間においては、ある任意の
プロセッサの中には処理待ち、または処理中のトランザ
クションが主記憶装置内に複数滞留している。
【0006】以下に、図1を基に、まず通常シーケンス
での動作例を示す。
【0007】回線から受信したデータはレベル変換装置
70を経由して、この時点の現用系へのルートを選択し
て回線処理装置40に入る。ここでヘッダーのチェック
,更新等の手順処理を施した後、予め中央処理装置20
により予約されていた主記憶装置30内のバッファー(
図示せず)に格納され、上位プロセッサ60に渡すべく
バス制御装置50に起動をかける。この時すでにバス制
御装置50が処理中であると主記憶装置30内の特定エ
リアにキューイングして処理されるのを待つ。
【0008】主記憶装置内のバッファーは番号で管理さ
れ、現用/待機系の両方のプロセッサで、ある番号を指
定した時そのアドレスは同じとなるように作られている
。ここでバス制御装置50は主記憶装置30内のあるバ
ッファー内のデータを送信したい時、以下の手順を踏む
。バス02を用いて送信先データ処理装置に対し、バッ
ファーの引き取り要求を示す識別番号(ID)と、バッ
ファー番号と、バス00上の自分のアドレスとを乗せて
送信起動を行う。例えば、相手が上位プロセッサ60と
すれば引き取り用のバッファーが用意できた時点で上位
プロセッサ60よりデータバス01を用いてデータ処理
装置20の主記憶装置30内のバッフアーを引き取りに
行く。
【0009】次に、系切替え時のシーケンスについて示
す。
【0010】切替えは上位プロセッサ60よりバス01
を経由して現用系のデータ処理装置10で切替え指示の
IDを乗せた信号を受信することにより起動される。デ
ータ処理装置10はこの信号受信によりデータ処理装置
10内の各プログラムに対して、これから切替える旨の
予告をする。データ処理装置10内の各プログラムは処
理途中のものが無くなり切替えが可能となった時点でこ
の予告信号に対する応答を返す。
【0011】処理途中のものとは、例えばバス制御装置
50のプログラムにおいて上位プロセッサ60との通信
で、バス01により上位プロセッサ60に対して主記憶
装置30内にあるデータの引き取りを要求中で実際に上
位プロセッサ60が引き取っていない等のものが有る状
態を指す。データ処理装置10内で各プログラムに対し
て送信した信号に対するすべての応答信号が戻ったとこ
ろで、データ処理装置10内の現時点のバッフアーの使
用状況を調べ、その番号単位の空塞表を基に現用系のデ
ータ処理装置10に対してデータバス01を経由して塞
りのバッファー番号に対しての引き取り処理を行なう。 本処理により現用系と待機系とのバッファーの内容は一
致する。
【0012】そしてすべての引き取りが完了した時点で
待機系のデータ処理装置11より、現用系のデータ処理
装置10にその完了をバス01を経由して通知する。こ
の信号受信により現用系の処理を待機系で継続して行え
ると判断し、上位プロセッサ60に対して切替え可能の
応答を返す。この応答信号受信により上位プロセッサ6
0は、現用系,待機系を切替え、旧現用系で処理未了で
あったバッファーを引き継いで新現用系で処理を行うこ
とが可能である。
【0013】
【発明の効果】以上説明したように本発明は、二重化構
成のデータ処理装置に待機系の中央処理装置より現用系
の主記憶装置の指定した内容を読み出せる機構を設ける
ことにより、従来の二重書き方式による物理的,経済的
にシステムを構築する難しさを回避し、掃き出し方式に
よるある場合には掃き出し不可能となること無くデータ
救済が実現できる。
【図面の簡単な説明】
【図1】本発明の一実施例を適用したデータ処理システ
ムを説明するための図である。
【符号の説明】
00    バス 01    データバス 02    制御系バス 10,11    データ処理装置 20,21    中央処理装置 30,31    主記憶装置 40,41    回線処理装置 50,51    バス制御装置 60    上位プロセッサ 70    回線レベル変換装置 201,211    読出手段 202,212    検知手段 203,213    転送手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  主記憶装置と中央処理装置とを含んで
    構成されるプロセッサが二重化されたデータ処理装置に
    おける現用系プロセッサと待機系プロセッサとの系切替
    え時のデータ救済方式において、それぞれの前記中央処
    理装置に、現用系の前記主記憶装置の指定した内容を待
    機系の前記中央処理装置によって前記現用系プロセッサ
    と前記待機系プロセッサとを接続するバスを介し読み出
    す手段と、系切替え時、現用系の前記主記憶装置に残っ
    ている未処理のデータを待機系の前記中央処理装置によ
    って検知する手段と、この未処理のデータを前記バスを
    介し待機系の前記主記憶装置へ転送する手段とを備えた
    ことを特徴とするデータ救済方式。
JP2408958A 1990-12-28 1990-12-28 データ救済方式 Expired - Fee Related JP2674886B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2408958A JP2674886B2 (ja) 1990-12-28 1990-12-28 データ救済方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2408958A JP2674886B2 (ja) 1990-12-28 1990-12-28 データ救済方式

Publications (2)

Publication Number Publication Date
JPH04233039A true JPH04233039A (ja) 1992-08-21
JP2674886B2 JP2674886B2 (ja) 1997-11-12

Family

ID=18518348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2408958A Expired - Fee Related JP2674886B2 (ja) 1990-12-28 1990-12-28 データ救済方式

Country Status (1)

Country Link
JP (1) JP2674886B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02165344A (ja) * 1988-12-20 1990-06-26 Nec Corp ホットスタンバイ方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02165344A (ja) * 1988-12-20 1990-06-26 Nec Corp ホットスタンバイ方式

Also Published As

Publication number Publication date
JP2674886B2 (ja) 1997-11-12

Similar Documents

Publication Publication Date Title
JPS63234343A (ja) 通信媒体に結合された複数のステーションからなるシステムのステーションとそれらステーション間の通信方法
JPH07281976A (ja) パケットfifoを管理する方法
JPH0786863B2 (ja) マルチプロセツサシステムにおけるプロセツサアクセス制御装置
JP2729016B2 (ja) 通信アダプタ
JPH114279A (ja) 先進的システム間送信方法および機構
JPH09171441A (ja) 二重化記憶装置の記憶一致方法および装置
US5432910A (en) Coupling apparatus and method for increasing the connection capability of a communication system
JPH04233039A (ja) データ救済方式
US5943509A (en) Small size inter-processor data transfer system
EP1139228A2 (en) An intelligent bus interconnect unit
KR100205055B1 (ko) 송신 연결망 인터페이스에서의 긴급 메시지 송신 제어 방법
EP1380954B1 (en) Computer system and data processing method
JPS6146550A (ja) バス間結合装置
JPH04195576A (ja) キャッシュメモリ方式
JPH05197652A (ja) マルチプロセッサシステム
JP2751879B2 (ja) プロセッサ間通信方式
JPH07109599B2 (ja) 処理システムの情報転送装置
JPS63145560A (ja) デ−タ転送処理方式
JPH01293049A (ja) 分散処理型パケット交換機における受信制御方式
JPH0652101A (ja) データバッファ用マルチポートメモリ
JPH0677974A (ja) フレーム通信装置
JPH01134654A (ja) 情報転送方式
JPH04225452A (ja) 光i/oインタフェース
JPH09507939A (ja) マルチプロセッサ・システムにおける入出力オペレーションの実行
JPH06149725A (ja) プロセッサ応用装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970624

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees