JPH0423304B2 - - Google Patents

Info

Publication number
JPH0423304B2
JPH0423304B2 JP56212502A JP21250281A JPH0423304B2 JP H0423304 B2 JPH0423304 B2 JP H0423304B2 JP 56212502 A JP56212502 A JP 56212502A JP 21250281 A JP21250281 A JP 21250281A JP H0423304 B2 JPH0423304 B2 JP H0423304B2
Authority
JP
Japan
Prior art keywords
signal
pixel
pattern
circuit
interest
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56212502A
Other languages
English (en)
Other versions
JPS58115583A (ja
Inventor
Toshimitsu Hamada
Kazushi Yoshimura
Tomohiro Kuni
Hiroshi Makihira
Nobuhiko Aoki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56212502A priority Critical patent/JPS58115583A/ja
Publication of JPS58115583A publication Critical patent/JPS58115583A/ja
Publication of JPH0423304B2 publication Critical patent/JPH0423304B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00Arrangements for image or video recognition or understanding
    • G06V10/20Image preprocessing
    • G06V10/30Noise filtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Image Analysis (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【発明の詳細な説明】 本発明は、集積回路の製造の際に用いるフオト
マスクなどのパターンの欠陥の有無を検出するに
適した映像パターン読取り方式に関する。
一般に、この種フオトマスクは、原図(設計
図)(以下、標準パターンという)に基いて、印
刷法などにより、例えば透明なガラス板上に不透
明なクロム薄膜層のパターン(以下、映像パター
ンという)を被着して作製されるが、そのパター
ンが標準パターンどおり作られているかどうかそ
の欠陥の有無を検査する必要があり、その検査方
法として走査型電子顕微鏡を含む撮像装置を用い
るものが知られている。この方法は、検査の対象
であるフオトマスクの映像パターンを電子光学的
に読取り検出し、読取り検出した映像信号を絵素
毎に2値化し(例えば、不透明部分又は黒レベル
信号を数値“1”に、透明部分又は白レベル信号
を数値“0”に変換し)、しかる後、この2値化
信号による映像パターンを検査して欠陥の有無を
調べるものであるが、この方法では、映像信号を
正しい数値レベルに2値化する必要があり、さも
ないと、その後の検査精度が劣化し、欠陥の有無
を誤つて判断するおそれが生じる。
特に、S/Nの低い映像信号に対しては、雑音
により誤つた2値化が行なわれるおよれがある。
従来、このような問題を解決するために、S/
Nの低い映像信号の場合、同一映像パターンを繰
返し読取り走査し、撮像して同一映像信号を累積
することによつてS/Nを向上させた後、2値化
を行なう方法が知られているが、このように映像
パターンを広範囲に亘つて繰返し走査するため、
検査処理時間がきわめて長くなり、数日を要する
こともまれではない等の欠点があつた。
本発明の目的は、上記従来技術の欠点を除き、
映像パターンの2値化された映像信号に含まれる
雑音を迅速に除去し、以て前記映像パターンの欠
陥を迅速、かつ、適確に検査できるようにした映
像パターン読取り方式に関する。
この目的を達成するために、本発明は、パター
ンを撮像して映像信号を得、該映像信号の絵素信
号を仮の2値化絵素信号に変換し、該パターンの
撮像に同期して標準パターンの2値化絵素信号を
得、該標準パターンの2値化絵素信号により該パ
ターンの境界を含む周辺領域(以下、境界周辺領
域という)を抽出し、該仮の2値化絵素信号を補
正して正規の2値化絵素信号とする映像パターン
読取り方式であつて、 該境界周辺領域においては、該パターンから読
み取られる着目絵素毎に、該着目絵素の該仮の2
値化絵素信号と該着目絵素の周辺の複数の絵素の
該仮の2値化絵素信号とを比較し、不一致の場合
には、雑音が含まれている可能性があるので、該
パターンの該着目絵素を複数回繰返し読み取るこ
とによつて得られる仮の2値化絵素信号のレベル
頻度に基づいて、該着目絵素に対する仮の2値化
絵素信号を補正して正規の2値化絵素信号とし、
一致の場合には、該着目絵素の仮の2値化絵素信
号を正規の2値化絵素信号とし、 前記境界周辺領域以外の領域においては、前記
パターンから読み取られる着目絵素毎に、該着目
絵素の前記仮の2値化絵素信号と該着目絵素に対
応する標準パターンの2値化絵素信号とを比較
し、不一致の場合には、雑音が含まれている可能
性があるので、前記パターンの該着目絵素を複数
回繰返し読み取ることによつて得られる仮の2値
化絵素信号のレベル頻度に基づいて、該着目絵素
に対する仮の2値化絵素信号を補正して正規の2
値化絵素信号とし、一致の場合には、該着目絵素
の前記仮の2値化絵素信号を前記正規の2値化絵
素信号とし、前記パターンの2値化映像信号を得
ることを特徴とする。
以下、本発明の実施例を図面について説明す
る。
第1図は本発明による映像パターン読取り方式
の一実施例を示すブロツク図であつて、1は撮像
装置、2は走査位置制御回路、3はメモリ、4は
2値化回路、5は境界周辺領域抽出回路、6は周
辺画素参照回路、7は2値化条件判定回路、8は
頻度計数回路、9は比較回路、10は2値化信号
設定回路である。
次に、この実施例の動作について説明する。
同図において、撮像装置1は映像パターン(図
示せず)を撮像し、映像パターンを表わす映像信
号(以下、映像パターン信号という)を発生す
る。映像パターン信号は2値化回路4に供給さ
れ、各絵素毎にサンプリングされるとともに、映
像パターンの濃淡に応じて2値化される。2値化
回路4からの2値化された映像パターン信号は、
周辺絵素参照回路6、2値化条件判定回路7、頻
度計数回路8に供給される。
一方、メモリ3には、撮像装置1で撮像される
映像パターンのもとになる標準パターンが記憶さ
れ、走査位置制御回路2の制御のもとに、撮像装
置1と同期して映像パターン信号と同様に2値化
された標準パターンが読み出される。メモリ3か
ら標準パターンを表わす映像信号(以下、標準パ
ターン信号という)は境界周辺領域抽出回路5に
供給される。境界周辺領域抽出回路5は、標準パ
ターン信号から標準パターンの境界周辺領域を表
わす信号(以下、周辺信号という)を形成し、こ
の周辺信号と標準パターン信号とを2値化条件判
定回路7に供給する。
なお、「標準パターンの境界」とは、第2図に
おいて、標準パターンPSの濃淡領域、すなわち、
たとえば白を表わすa領域と黒を表わすb領域と
の境い目cをいい、「標準パターンの境界周辺領
域」とは、標準パターンの境界cを含む近傍領域
d(斜線を施こした領域)である。
そして、周辺信号は、境界周辺領域抽出回路5
に供給された標準パターン信号の絵素信号が、標
準パターンの境界周辺領域d(第2図)に含まれ
る絵素を表わすものであるときには、“0”で、
境界周辺領域dに含まれない絵素を表わすもので
るときには“1”である。
周辺絵素参照回路6は、2値化回路4から供給
される映像パターン信号の各絵素信号を、その周
辺の複数の既に2値化判定がなされた絵素信号と
比較し、各絵素信号が周辺の絵素信号と全て一致
すれば“1”であり、少なくとも1つが一致しな
ければ“0”である信号(以下、参照信号とい
う)を発生する。
すなわち、第3図において、いま、映像パター
ンのk−1番目の走査線とk番目の走査線におい
て、k番目の走査線上の絵素xに対する絵素信号
が周辺絵素参照回路6に供給されたものとする
と、この絵素xと、k番目の走査線の絵素xに対
して左隣りの絵素a,k−1番目の走査線の、絵
素xに対して真上の絵素c、さらに絵素cの両隣
りの絵素b,dとの夫々の絵素信号の“1”,
“0”レベルを比較し、全てが一致したときには
参照信号を“1”とし、少なくとも1つが一致し
ないときは“0”とするものである。
2値化条件判定回路7は、境界周辺領域抽出回
路5からの周辺信号に応じて、2値化回路4から
の映像パターン信号の各絵素信号を、異なつた方
法で判定を行なう。
まず、周辺信号が“1”であるとする。
このときには、メモリ3から読取られる絵素
は、第2図に示す境界周辺領域dに含まれない。
そのとき、撮像装置1とメモリ3とは走査位置制
御回路2により同期して走査位置が制御されるか
ら、撮像装置1から得られる絵素信号は、映像パ
ターンの境界を表わすものではなく、2値化回路
4からの映像パターン信号と境界周辺領域抽出回
路5からの標準パターン信号とを絵素信号毎に比
較する。そして、両者が一致したときには、その
ときの映像パターン信号の絵素信号は、正しく2
値化された絵素信号として2値信号設定回路10
に供給されるとともに、走査位置制御回路2を動
作させて撮像装置1、メモリ3の読取り位置を次
の絵素に移す。
これに対して、両者が一致しないときには、そ
のときの映像パターン信号の絵素信号は正しく2
値化されていないものとし、これは、映像パター
ンの欠陥による場合もあるが、読取り時における
雑音による場合もあるからである。そこで、2値
化条件判定回路7は、頻度計数回路8を動作させ
るとともに、走査位置制御回路2による撮像装置
1とメモリ3との読取り位置を固定する。
次に、周辺信号が“0”であるとする。
このときには、メモリ3から読取られる絵素
は、第2図に示す境界周辺領域dに含まれる。と
ころで、一般に、撮像装置1から読取られる映像
パターンとメモリ3から読取られる標準パターン
とは、完全に一致することがなく、若干の誤差
(標準パターンを基準にすると、±1μm程度の誤
差)でもつてづれている。このために、第2図の
境界周辺領域dの巾は、標準パターンPSの境界c
を中心にして、上下左右に1μmの巾の領域として
いる。
しかるに、そのときの映像パターン信号の絵素
信号は映像パターンの境界を表わす可能性もあ
り、このために、映像パターン信号と標準パター
ン信号とを比較しのでは、夫々のパターンの絵素
信号が正しくても両者が不一致になる可能性があ
る。
そこで、周辺絵素参照回路6からの参照信号に
もとづいて、2値化回路4からの映像パターン信
号の各絵素信号が正しく2値化されたか否かを判
定する。
すなわち、参照信号が“1”のときには、第3
図において、絵素xに対する絵素信号が、周辺の
絵素a,b,c,dに対する夫々の絵素信号と一
致しており、映像パターンの相関性から絵素xに
対する絵素信号は正しく2値化されているものと
し、このときの2値化回路4からの映像パターン
信号の絵素信号は、2値信号設定回路10に供給
されるとともに、走査位置制御回路2が動作して
撮像装置1とメモリ3の読取り位置を次の絵素に
移す。
一方、参照信号が“0”のときには、第3図に
おいて、絵素xに対する絵素信号が、周辺の絵素
a,b,c,dに対する絵素信号の少なくとも1
つと異なつており、このために、絵素xは映像パ
ターンの境界、欠陥である場合もあるし、また、
読取り時の雑音により絵素xの絵素信号が影響を
受けた可能性がある。
そこで、2進化条件設定回路7は頻度計数回路
8を動作させるとともに、走査位置制御回路2を
不動作にして撮像装置1とメモリ3の読取り位置
を固定する。
頻度計数回路8は、起動されると2値化回路4
からの映像パターン信号の絵素信号の“0”また
は“1”の計数を開始する。つまり、走査が固定
されて同一絵素信号が2値化回路4で繰返しサン
プルされ、2値化されて頻度計数回路8に入る
と、ここでこの2値化レベル“1”である2値化
回数(サンプル回数)と“0”である2値化回数
が各別に計数され、“1”の回数(頻度)と“0”
の回数(頻度)のいずれが先に予じめ設定した回
数N(例えば数回)を越えたかを次の比較回路9
により検出し、先に越えたものが“0”なら
“0”を、“1”なら“1”をその読取位置におけ
る真の2値数として採用し、これを次段の2値信
号設定回路10に送るものである。このように、
頻度により2値数値の真偽を判定るようにしたの
は、誤り信号が生じる原因となる雑音の発生、走
査電子ビームや映像パターン表面の微妙な時間的
変化などはごく一時的偶発的なものであつて、正
しい信号出力に比べて短時間で頻度が少ないと考
えられるからである。比較回路9は、また、前記
のように“0”または“1”のいずれかを真であ
ると決定すると、直ちに、走査位置制御回路2を
動作させて撮像装置1、メモリ3は次の絵素の読
取りを開始させる。
次に、第1図の各回路の具体例について説明す
る。
第4図A,Bは第1図の境界周辺領域抽出回路
5の一具体例を示すブロツク図である。
第4図Aにおいて、11はメモリ3からの標準
パターン信号入力端子、12はそれぞれが(テレ
ビジヨンの水平走査に相当する)走査線の長さに
対応する遅延時間(1H)を有するシフトレジス
タ121,122,……,122o-2を複数本直列接
続して構成されるシフトレジスタ群、13は各々
が2n−1個の記憶セルを有し、シフトレジスタ
121,122,……,122o-1および入力端子1
1から絵素信号が供給される直列入力並列出力用
のシフトレジスタ(P1,P2,……P2o-1)を2n−
1本にて構成してなる局部メモリである。この構
成により局部メモリ13には走査に同期して標準
パターンの縦×横が(2n−1)×(2n−1)の絵
素数からなる正方形の局部領域が逐次切出され
る。たとえば、n=3とすると、(2n−1)×(2n
−1)=5×5=25個の絵素からなる正方形の領
域が走査位置に応じて抽出され、もしも1絵素分
の幅を0.2μmとすれば、この正方形領域はほぼ
1μm×1μmとなる。
第4図Bにおいて、14はAND回路、15は
NOR回路、16はOR回路である。局部メモリ1
3の記憶セルをPij(i,j=1〜2n−1)とし
て、局部メモリ13に記憶される全絵素信号を
AND回路14およびNOR回路15へ入力し、
AND回路14およびNOR回路15の出力をOR
回路16に入力すると、OR回路16の出力端子
17に得られる周辺信号は、局部メモリ13にお
いて、上記全絵素が全て一致しているとき“1”
となり、1つでも異なるときには“0”となる。
そこで、いま、n=2を例にして、第5図につ
いて境界周辺領域抽出回路5の動作を説明する。
第5図において、aは標準パターンの境界であ
り、丸印は局部メモリ13(第4図A)のシフト
レジスタの記憶セルPij(但し、i,j=1,2,
3)に記憶された絵素信号に対する絵素を示し、
以下、説明を簡単にするために、シフトレジスタ
の記憶セルPijに記憶される絵素をPijというよう
に表現する。
さて、第5図Aに示すように、絵素Pijが全て
境界aの一方側にあるときには、全ての絵素Pij
は一致するから、出力端子17(第4図B)に得
られる周辺信号は“1”である。
次に、メモリ3(第1図)の読取り位置が1絵
素分右方に移動し、第5図Bに示すように、絵素
Pi1が境界aの右側にあり、絵素Pi2と絵素Pi3
が境界aの左側になつたときには、絵素Pi1と、
絵素Pi2,Pi3とは当然異なるから、出力端子17
からの周辺信号は“0”となる。
さらに、メモリ3が読取り位置を移動し、第5
図Cに示すように、絵素Pi1,Pi2が境界aの右側
にあり、絵素Pi3が境界aの左側になつたときに
は、出力端子17からの周辺信号は“0”となる
が、さらに、読取り位置が移動すると、全ての絵
素Pijは境界aの右側にあることになつて出力端
子17からの周辺信号は“1”となる(第5図
D)。
以上のことから、出力端子17からの周辺信号
が2絵素分の幅で“0”となるから、第5図Eに
示すように、境界aに対する境界周辺領域の幅l
は2絵素分−1=1絵素分に等しくなる。一般
に、記憶される絵素Pijの個数を、(2n−1)×(2n
−1)とすると、境界aに対する境界周辺領域の
幅lは(n−1)絵素分に相当する。
なお、第6図は、パターンの境界aが縦方向で
ある場合について説明したが、パターンの境界が
横方向である場合についても同様であつて、記憶
される絵素Pijの個数が(2n−1)×(2n−1)の
ときには、境界に対して±(n−1)絵素分の幅
の境界周辺領域を形成することができる。
次に、局部メモリ13の各シフトレジスタ(第
4図A)に記憶された絵素Pijと、撮像装置1に
よつて読取られる映像パターンの絵素との関係に
ついて説明する。
いま、第5図に説明したように、n=2として
局部メモリ13(第4図A)は3個の記憶セルか
らなるシフトレジスタ3個からなるものとする。
このときは、第5図で説明したように、標準パタ
ーンに対する映像パターンの許容づれ量は、±l、
すなわち、±1絵素分である。すなわち、第5図
において、標準パターンの境界aに対して、映像
パターンの対応する境界は、境界aの左右1絵素
分のb1からb2までのづれが許容されることにな
る。
そこで、第5図Aのように、絵素Pijが局部メ
モリ13のシフトレジスタに記憶されたときに
は、撮像装置1(第1図)で読取られる映像パタ
ーンの絵素(以下、当該絵素という)は、標準パ
ターンの境界aに対応する映像パターンの境界
(以下、境界bという)の左側になければならな
い。
しかし、シフトレジスタに記憶される絵素Pij
が第5図Bに示すようになると、読取られる映像
パターンの当該絵素は、境界bのどちら側にある
のか不明である。特に、境界bが境界aに対して
左側に最大の1絵素分づれたb1であるときには、
当該絵素は境界b1の右側になければならない。
次に、シフトレジスタに記憶される絵素Pijが
第5図Cのようになつても、やはり、当該絵素は
境界bのどちら側にあるか不明である。境界bが
1絵素分左側にづれて境界b1であるときには、当
該絵素は境界bの右側にあるが、右側にづれて境
界b1であるときには、当該絵素は境界bの左側に
あるからである。
さらに、シフトレジスタに記憶される絵素Pij
が第5図Dのようになると、当該絵素は境界bの
右側になければならない。
以上のことから、局部メモリ13に記憶される
絵素P12,P22,P32のいずれかと、撮像装置1
(第1図)からの映像パターン信号の各絵素信号
と比較するために、メモリ3(第1図)から読取
られつつある標準パターンの絵素とが同一でなけ
ればならない。また、同様にして、境界a(第5
図)が横方向である場合を考えると、絵素P21
P22,P23のいずれかと、メモリ3から読取られつ
つある標準パターンの絵素とが同じでなければな
らない。したがつて、絵素P22と読取られつつあ
る標準パターンの絵素とが同一でなければならな
い。
一般に、局部メモリ3が(2n−1)×(2n−1)
個の絵素を記憶するとすれば、Pooに記憶される
絵素と読取られつつある標準パターンの絵素とが
同じでなければならない。つまり、撮像装置1
(第1図)によつて読取られる映像パターンの絵
素と同期して、メモリ3(第1図)から読取られ
る標準パターンの絵素に対する絵素信号は、同時
に、境界周辺領域抽出回路5の局部メモリ13
(第4図A)のシフトレジスタの記憶セルPooに記
憶されることになる。
このように、境界周辺領域抽出回路5が動作す
るため、第1図において、メモリ3から、2値化
回路4からの映像パターン信号と比較するための
標準パターン信号とは別に、この標準パターン信
号よりも時間的に進んだ標準パターン信号が境界
周辺領域抽出回路5の入力端子11(第4図A)
に供給されることになる。
そこで、いま、標準パターンに対する映像パタ
ーンの可能な最大のづれ量l(第5図)を1μmと
し、かつ、各絵素間隔を0.2μmとすると、5絵素
分のづれが許容されなければならない。したがつ
て、 n−1=5 ∴n=6 であるから、 2n−1=11 となつて、第4図Aにおけるシフトレジスタ群1
2はシフトレジスタを10個(=2×6−2)縦続
接続し、局部メモリ13は11段のシフトレジスタ
を11個用い、シフトレジスタの記憶セルP66に記
憶される絵素信号と同じ絵素信号を、撮像装置1
から読取る絵素信号と同期してメモリ3から読取
るようにすればよい。
第6図は、第1図の周辺絵素参照回路5の一実
施例を示すブロツク図である。第6図において、
18は2値化回路4からの映像パターン信号の入
力端子であり、19は1走査線の長さよりも1絵
素分短い長さ(テレビジヨンでいう1H−1絵素
の長さに相当)のシフトレジスタ、20は直列入
力並列出力のシフトレジスタ、21はExOR回路
群(排他的OR回路)、22はNOR回路である。
この例では、シフトレジスタ20は5個の記憶セ
ルa,b,c,d,xを有し、入力端子18より
の入力絵素に対して、第3図に示すように、aは
左、bは右上、cは上、dは左上にそれぞれ隣接
する部分の絵素を記憶している。入力端子18か
らの記憶セルxに記憶される絵素が既に2値化判
定済みのこれら周辺4絵素a〜dの全てと一致す
るときにのみ、出力端子23の信号は“1”にな
り、他の場合は“0”となる。
第7図は、第1図の2値化条件判定回路7の一
実施例を示すブロツク図であつて、24,25,
26,27は夫々入力端子、28はExOR回路、
29はインバータ、30,31は夫々AND回路、
32,33は夫々インバータ、34,35は夫々
AND回路、36,37は夫々OR回路、38はゲ
ート回路、39,40,41は夫々出力端子であ
る。
次に、第7図の動作について説明する。
同図において、入力端子24には2値化回路4
(第1図)からの映像パターン信号が供給され、
入力端子25には境界周辺領域抽出回路5(第1
図)からの標準パターン信号が供給され、入力端
子26には境界周辺領域抽出回路5の出力端子1
7(第5図)からの周辺信号が供給され、さら
に、入力端子27には周辺絵素参照回路6(第1
図)からの参照信号が供給される。
まず、入力端子26からの周辺信号が“1”で
あるとき、すなわち、メモリ3(第1図)で読取
られる標準パターンの絵素が、境界周辺領域d
(第2図)以外の領域であるときには、AND回路
30,31の一方の入力端子は“1”になり、
AND回路34,35はインバータ32により出
力信号のレベルは“0”である。
一方、入力端子24からの映像パターン信号
は、ゲート回路38とともに、ExOR回路28に
供給されて入力端子25からの標準パターン信号
と各絵素毎に比較され、両絵素が一致すると
“0”,一致しないと“1”の出力信号を発生す
る。
ExOR回路28の出力信号が“0”のときに
は、AND回路31の出力信号のレベルは“0”
であつて、結局、OR回路37を介して出力端子
41に得られる信号は“0”である。
これに対して、ExOR28の“0”の出力信号
はインバータ29で反転して“1”となり、
AND回路30はオンして“1”の信号をOR回路
36を介してゲート回路38と出力端子40に供
給する。このために、ゲート回路38は開き、標
準パターンに一致した映像パターンの絵素を出力
端子39に供給する。
ExOR回路28の出力信号が“1”のときに
は、AND回路30はオフし、AND回路31がオ
ンして“1”の信号を発生するから、この“1”
の信号はOR回路37を介して出力端子41に供
給される。これらに対して、AND回路30,3
4はオフであるから、ゲート回路38は閉じてお
り、出力端子40には“0”の信号が供給され
る。
次に、入力端子26からの周辺信号が“0”、
すなわち、メモリ3(第1図)で読取られる標準
パターンの絵素が、境界周辺領域d(第2図)内
にあるときには、AND回路30,31はオフで、
AND回路34,35の一方の入力端子は、イン
バータ32により“1”である。
そこで、入力端子27からの参照信号が“1”
のときには、AND回路34はオンし、AND回路
35はオフする。AND回路34からの“1”の
信号はOR回路36を介してゲート回路38と出
力端子40に供給され、ゲート回路38を開いて
その時点の入力端子24からの映像パターン信号
の絵素を出力端子39に供給する。
一方、入力端子27からの参照信号が“0”の
ときには、AND回路34はオフし、AND回路3
5はインバータ33によりオンする。AND回路
35からの“1”の信号はOR回路37を介して
出力端子41に供給される。
なお、出力端子29の信号は2値信号設定回路
10(第1図、以下同じ)に、出力端子40の信
号は走査位置制御回路2に、出力端子41の信号
は頻度計数回路8に夫々供給され、出力端子40
の信号が“1”のときには、走査位置制御回路2
は動作して撮像装置1とメモリ3のパターン読取
位置を1絵素だけ移動させる。
第8図は第1図の頻度計数回路8および比較回
路9の一実施例を示すブロツク図であつて、42
は入力端子、43はインバータ、44,45は
夫々カウンタ、46,47は夫々比較回路、4
8,49は夫々入力端子、50は選択回路、51
はOR回路、52,53は夫々出力端子である。
次に、第8図の動作について説明する。
同図において、2値化条件判定回路7の出力端
子41(第7図)の信号が“1”となると、カウ
ンタ44,45は作動状態となる。このとき、先
に述べたように、2値化条件判定回路7の出力端
子40の出力信号は“0”であるから、走査位置
制御回路2は不動作状態となり、撮像装置1とメ
モリ3(第1図)によるパターンの読取り位置は
固定しており、入力端子42からは、映像パター
ンの同一絵素に対する絵素信号が供給される。
そこで、カウンタ44は入力端子42に現われ
る“1”の出現回数を計数し、カウンタ45はイ
ンバータ43があるため“0”の出現回数を計数
する。この回数に応じて変化する電圧がそれぞれ
比較器46,47で予じめ設定されている回数N
に相当する入力端子48,49からの基準電圧と
比較され、そのいずれかが基準電圧と一致したと
き出力信号を出し、この出力信号により選択回路
50は“1”または“0”のいずれか一方を選択
して出力端子52に2値化信号として出力する。
比較回路46,47の出力信号はOR回路51に
も供給され、出力端子53を通じて走査位置制御
回路2(第1図)に供給され、撮像装置1とメモ
リ3(第1図)のパターン読取り位置を次の絵素
に移す。
ところで、このように、カウンタ44,45に
より同一絵素の“1”,“0”をカウントするの
は、先に述べたように、映像パターン信号に雑音
が含まれているとしても、この雑音は固定的なも
のではなく、時々刻々変化するものであつて、映
像パターンの同一絵素を繰返し読取ると、その読
取られた絵素信号が、雑音の影響を受けた頻度よ
りも雑音を受けない頻度の方が統計的な発生分布
から一般に大きいことになるから、雑音の影響を
受けない絵素信号のカウンタの方が、より速く設
置Nに達するであろうし、また、統計的により速
く設定値Nに達したカウンタの入力信号が正しい
ものと判定してもよいであろうことによるもので
ある。
たとえば、標準パターンと映像パターンとの比
較される絵素が、夫々“0”,“1”であつて一致
しなかつたものとし、実際に、そのときの映像パ
ターンの絵素は“0”であつたとする。
そこで、この映像パターンの絵素に対する絵素
信号を繰返し読み取り、これをカウンタ44,4
5に供給すると、“0”の絵素信号が供給される
頻度が“1”の絵素信号が供給される頻度よりも
統計的に多いから、カウンタ45のカウント数が
より速く設定値Nに達し、比較回路47から出力
が発生して選択回路50から“0”の絵素信号が
得られる。そして、この“0”の絵素信号を正し
い絵素信号とみなしても大きな誤りはない。
第9図は第1図の2値信号設定回路10の一具
体例を示すブロツク図であつて、54は選択回
路、55,56,57,58は夫々入力端子、5
9は出力端子である。
次に、第9図の動作について説明する。
同図において、入力端子55,57には夫々2
値化条件判定回路7の出力端子39,40(第7
図)からの信号が供給される。入力端子56,5
8には夫々比較回路9の出力端子52,53(第
8図)からの信号が供給される。
すなわち、入力端子55には2値化条件判定回
路7からの映像パターン信号の各絵素信号が、ま
た、入力端子56には比較回路9からの映像パタ
ーン信号の絵素信号が夫々供給される。
そして、選択回路54は、入力端子57,58
から供給さる信号に応じて入力端子55,56の
いずれか一方の絵素信号を選択し、出力端子59
に雑音を含まない映像パターン信号が得られる。
このようにして、映像パターンの欠陥を正確に
検査することができる映像パターン信号を得るこ
とができるが、これまで示した第1図の各回路の
実施例は一例を示すにすぎず、他の同等の機能を
有する回路も用いることができることは明らかで
ある。
また、第2図の境界周辺領域dは、第5図で説
明したように、境界aに対してプラス、マイナス
等距離lの範囲に設定しなければならないことは
なく、標準パターンと映像パターンとの最大づれ
がどの方向に生ずるかに応じて任意に設定できる
ものである。
以上説明したように、本発明によれば、標準パ
ターンに基づいて形成された映像パターンを読取
り、得られた映像パターン信号を各絵素信号毎に
判定し補正するものであつて、該各絵素信号の判
定は、標準パターンと映像パターンの読取り時に
おけるづれを考慮して境界周辺領域を設定し、前
記各絵素信号が前記境界周辺領域外の絵素を表わ
すときには、該各絵素信号と標準パターンに対す
る標準パターン信号の各絵素信号とを比較するこ
とにより行ない、また、映像パターン信号の前記
各絵素信号が前記境界周辺領域内の絵素を表わす
ときには、該映像パターンの相関性を利用して行
ない、さらに、前記判定によつて雑音を含む可能
性のある絵素信号については、映像パターンの同
一絵素を繰返し読み取つて得られる絵素信号の
“1”と“0”との頻度分布を利用して前記各絵
素信号を補正するものであるから、映像パターン
信号の各絵素信号の判定、補正については、映像
パターンと標準パターンとのづれがあつたとして
も、格別長時間を要せず、正確に行なわれるもの
であり、よつて、前記映像パターンの欠陥を迅
速、かつ、適確に検査することができ、従来技術
の欠点を除いて優れた機能の映像パターン読取り
方式を提供することができる。
【図面の簡単な説明】
第1図は本発明による映像パターン読取り方式
の一実施例を示すブロツク図、第2図は標準パタ
ーンの境界周辺領域を示す説明図、第3図は第1
図の周辺絵素参照回路の動作を説明するための説
明図、第4図A,Bは第1図の境界周辺領域抽出
回路の一実施例の一部を示すブロツク図、第5図
A,B,C,D,Eは第4図の動作を示す説明
図、第6図は第1図の周辺絵素参照回路の一実施
例を示すブロツク図、第7図は第1図の2値化条
件判定回路の一実施例を示すブロツク図、第8図
は第1図の頻度計数回路と比較回路の一実施例を
示すブロツク図、第9図は第1図の2値信号設定
回路の一実施例を示すブロツク図である。 1……撮像装置、2……走査位置制御回路、3
……メモリ、4……2値化回路、5……境界周辺
領域抽出回路、6……周辺絵素参照回路、7……
2値化条件判定回路、8……頻度計数回路、9…
…比較回路、10……2値信号設定回路。

Claims (1)

  1. 【特許請求の範囲】 1 パターンを撮像して映像信号を得、該映像信
    号の絵素信号を仮の2値化絵素信号に変換すると
    ともに、該パターンの撮像に同期して標準パター
    ンの2値化絵素信号を得、該標準パターンの2値
    化絵素信号により該パターンでの境界周辺領域を
    抽出し、該仮の2値化絵素信号を補正して正規の
    2値化絵素信号とする映像パターン読取り方式で
    あつて、 該境界周辺領域においては、該パターンの読み
    取られる着目絵素毎に、該着目絵素の該仮の2値
    化絵素信号と該着目絵素の周辺の複数の絵素の該
    仮の2値化絵素信号とを比較し、 不一致の場合には、該着目絵素を複数回繰り返
    し読み取つて仮の2値化絵素信号を得、該仮の2
    値化絵素信号のレベル頻度に基づいて該着目絵素
    に対する補正された前記正規の2値化絵素信号を
    形成し、 一致の場合には、該着目絵素に対する該仮の2
    値化絵素信号を前記正規の2値化絵素信号とし、 該境界周辺領域以外の領域においては、該パタ
    ーンの読み取られる着目絵素毎に、該着目絵素の
    該仮の2値化絵素信号と該着目絵素に対応した該
    標準パターンの2値化絵素信号とを比較し、 不一致の場合には、該着目絵素を複数回繰り返
    し読み取つて仮の2値化絵素信号を得、該仮の2
    値化絵素信号のレベル頻度に基づいて該着目絵素
    に対する補正された前記正規の2値化絵素信号を
    形成し、 一致の場合には、該着目絵素に対する該仮の2
    値化絵素信号を前記正規の2値化絵素信号とし、 前記パターンの2値化映像信号を得ることを特
    徴とする映像パターン読取り方式。
JP56212502A 1981-12-29 1981-12-29 映像パタ−ン読取り方式 Granted JPS58115583A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56212502A JPS58115583A (ja) 1981-12-29 1981-12-29 映像パタ−ン読取り方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56212502A JPS58115583A (ja) 1981-12-29 1981-12-29 映像パタ−ン読取り方式

Publications (2)

Publication Number Publication Date
JPS58115583A JPS58115583A (ja) 1983-07-09
JPH0423304B2 true JPH0423304B2 (ja) 1992-04-21

Family

ID=16623721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56212502A Granted JPS58115583A (ja) 1981-12-29 1981-12-29 映像パタ−ン読取り方式

Country Status (1)

Country Link
JP (1) JPS58115583A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0469777A (ja) * 1990-07-10 1992-03-04 Dainippon Screen Mfg Co Ltd プリント基板のパターン検査装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5374832A (en) * 1976-12-15 1978-07-03 Nec Corp Processor for static picture signal
JPS5411645A (en) * 1977-06-27 1979-01-27 Nec Corp Picture input unit

Also Published As

Publication number Publication date
JPS58115583A (ja) 1983-07-09

Similar Documents

Publication Publication Date Title
US4056716A (en) Defect inspection of objects such as electronic circuits
JPH0623999B2 (ja) パタ−ン欠陥検出方法
US4242702A (en) Apparatus for automatically checking external appearance of object
JP2971628B2 (ja) パターン検査方法及び装置
US3987244A (en) Programmable image processor
JPH0423304B2 (ja)
US4472738A (en) Pattern testing apparatus
JPS58134372A (ja) パタ−ン検査装置
JPS63273047A (ja) 凹凸状態検出装置
JPS5924361B2 (ja) 2次元画像比較検査装置
JPS6057929A (ja) パターン欠陥検出装置
JP2882227B2 (ja) 画素欠陥補正装置
JPH0160766B2 (ja)
JPS6135303A (ja) パタ−ン欠陥検査装置
JPS6226636B2 (ja)
JPH0564857B2 (ja)
JPH0453253B2 (ja)
JPS63314071A (ja) 画像読取装置の2値化処理方法
JP2765339B2 (ja) スルーホール検査装置
JPH0410565B2 (ja)
JPS619765A (ja) 画像処理装置
JPS61140804A (ja) パタ−ン検査装置
JPH0774787B2 (ja) 多層パタ−ン欠陥検出方法及びその装置
JP3221861B2 (ja) パターン検査方法及び装置
JPH0679862A (ja) 印刷紙面品質検査方法及び装置