JPH0423417B2 - - Google Patents

Info

Publication number
JPH0423417B2
JPH0423417B2 JP56100072A JP10007281A JPH0423417B2 JP H0423417 B2 JPH0423417 B2 JP H0423417B2 JP 56100072 A JP56100072 A JP 56100072A JP 10007281 A JP10007281 A JP 10007281A JP H0423417 B2 JPH0423417 B2 JP H0423417B2
Authority
JP
Japan
Prior art keywords
plating
layer
metal
wiring
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56100072A
Other languages
English (en)
Other versions
JPS582044A (ja
Inventor
Michio Asahina
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10007281A priority Critical patent/JPS582044A/ja
Publication of JPS582044A publication Critical patent/JPS582044A/ja
Publication of JPH0423417B2 publication Critical patent/JPH0423417B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に
半導体装置におけるメツキ配線の形成方法に関す
るものである。
〔従来の技術〕
近年、CLBIの高密度化、高集積化に伴い、微
細加工プロセスの開発が精力的に進められている
が、珠に金属配線方法に関しては未だにAlやAl
系の合金膜の蒸着・湿式エツチング方法が量産の
主流を占めており、微細化、高信頼性化の障害と
なつている。
第1図は従来の代表的な配線形成方法による半
導体装置の断面概要図である。
図中、1は半導体基板の上に形成された
LOCOS酸化膜、2はポリシリコンゲート、3は
リンドープ層間酸化膜であり、ポリシリコンゲー
ト2と基板拡散層(図示せず)との導通をとるた
めに、周知のフオトプロセスでリンドープ層間酸
化膜3がコンタクト接続穴として開孔されるてい
る。ポリシリコンゲート2のパターン端部下の酸
化膜は、拡散工程後のエツチング等で多少えぐれ
るので、この上にデポしたリンドープ酸化膜3の
ポリ段差部はオーバーハングになつてしまう。ま
たコンタクト穴形状もリンのout diffusionのた
め、開孔上部はオーバーハング形状となる。
〔発明が解決しようとする課題〕 このような構造の基板にAl又はAl系合金4
をデポしたとき、ポリ段差部には5のマウスホ
ールと呼ばれる空洞や6のクラツクが生じ、信
頼性に悪影響を及ぼす。
また配線パターンはAl又はAl系合金4の上
に披着したレジストをマスクにしてリン−硝酸
系エツチング液を使用し化学的エツチングで形
成するが、ポリ段差部でのレジスト−Al界面
からのエツチング液のしみ込み及びマウスホー
ル、クラツクへのエツチング液の浸入等によ
り、形成される配線には断線、細り、くびれ等
が生じ、半導体装置の歩留りを低下させてい
る。
更に化学的等方エツチングであることから、
配線パターンの断面形状は7のようにサイドエ
ツチングが大きな形状となり、3μm以下の微
細配線パターンを精度良く形成することは困難
である。
これらの問題を解消するために、化学的エツチ
ングではなく、リアクテイブイオンエツチングの
開発が精力的に押し進められているが、未だに量
産の緒につかない段階である。このリアクテイブ
イオンエツチングでもデポ膜(Al又はAl系合金
4)の形成が必要であるので、配線の本質的な信
頼度、微細化を達成するには、デポ膜のステツプ
カバー性の向上と、露光、エツチング方式の改善
を伴せて行うわなければならない。
そこで、本発明は、上記の各問題点を解決する
ものであり、その課題は、3μm以下のパターン
ルールにおいて、ポリ段差部等についてももとも
とマウスホールやクラツチの発生がなく、配線幅
の精度が高く信頼性があり、しかも微細配線の形
成を可能とする金属メツキ配線を有する半導体装
置の製造方法を提供することにある。
〔課題を解決するための手段〕
上記課題を解決するために、本発明の講じた手
段は、まず、形成された絶縁膜を開孔して所要の
拡散層又はポリシリコンゲートなどの電極を露出
させてから、この絶縁膜上にスパツタ又は蒸着等
でその拡散層又は電極に導電接触する下地層を形
成する。この下地層は比較的薄く形成することが
望ましい。次に、形成された下地層の上に配線パ
ターンを有するメツキ析出防止マスクを形成す
る。このメツキ析出防止マスクは下地層の露出領
域上(パターン溝内)のみにメツキ層を形成する
もので、このマスクに覆われた領域はメツキ層の
析出形成が阻止される。メツキ析出防止マスクは
例えばレジストで形成する。次に、メツキ液の中
に基板を漬けて、下地層の露出領域の上に金属メ
ツキを析出成長させる。金属メツキの析出部の側
面はメツキ析出防止マスクでその析出成長が規制
されているため、析出部すなわち形成される金属
配線の線幅の精度が良い。金属メツキ配線の形成
は成長発達的に進行するので、断線、細り、くび
れ等の配線品質の問題は解消する。このメツキ処
理工程においては、金属メツキ層の厚みを下地層
のそれに比して厚く形成しておくことが望まし
い。
ここで留意すべき点は、配線としての金属メツ
キ層としては金、銅、ニツケルなどのメツキ層の
形成が容易で、配線材料の選択自由度が増すこと
である。従来の化学的エツチングやドライエツチ
ングでは、これらの金属配線の形成は殆んど不可
能であつた。またポリ段差部などにおいても下地
層の露出面を基として析出成長が進行するたえ、
Al膜などを堆積的に被着してから選択的に除去
する従来方法に比して、マウスホールやクラツク
の発生が全くない。この後、メツキ析出防止マス
クを除去し、イオンミーリングを施す。このイオ
ンミーリング工程は、メツキ法による金属配線の
形成において必須の後処理工程である。すなわ
ち、メツキ析出防止マスクの除去により露出した
下地層を除去する必要があるが、ウエツトエツチ
ング又はドライエツチングでも下地層をエツチン
グ除去できるものの、これによると折角精度良く
形成された金属メツキ配線層にサイドエツチング
などが生じてしまい、メツキ形成法を採用した意
義が没却する。スパツタエツチング法がメツキ下
地層の除去のために採用することも考えられる
が、しかしながら、スパツタエツチングは一般に
10-2Torr程度のArイオンエツチで、垂直エツチ
であるものの、エツチング速度が非常に遅いため
直進性に乏しい。また、エツチングされた金属な
どが再被着し易い。特に下地層の露出領域は非露
出領域の面積に比して無視できない割合を持つて
いるから、スパツタエツチングは下地層の除去方
法としては実用的でない。
このような事実に基づいて、本発明者はイオン
ミーリングにより下地層を除去することを見出し
た。イオンミーリングは一般に10-4Torr程度の
Arイオンエツチで、エツチング速度が非常に速
く直進性が良い。スパツタエツチングより低圧で
あるから、エツチングされた金属などが消えてし
まい再被着しない。また試料即ち基板への入射角
を変更することでエツチング速度を容易に変更す
ることができる。このエツチング速度は金属の種
類により異なるが、メツキ下地層と金属メツキ層
のエツチング速度の比はその入射角の如何で変化
する。この角度付きエツチが可能であることか
ら、イオンミーリングをし、金属メツキ層をマス
クとして下地層の除去と同時に金属メツキ層自身
のラウンドエツチが行われる。ここで、3μm以
下の微細パターンルールにおいては、イオンミー
リングといえども、長時間それを施すと、下地層
が厚いときには、再デポやパーテイクル付着が起
こり、金属メツキの配線のマイグレーシヨンが劣
化したり、配線シヨートが発生し易くなつてしま
い、配線の信頼性が劣ることになる。そこで、本
発明においては、メツキ処理工程で金属メツキ層
の厚みは下地層のそれに比して厚く設定されてい
る。この厚めの金属メツキ層をマスクとしてイオ
ーミーリングを施すことにより、金属メツキ層の
ラウンドエツチと同時に下地層の除去を再デポや
パーテイクル付着を解消しながら行うことが可能
となつた。従つて、本発明は3μm以下の微細パ
ターンにおいて高信頼性の配線を形成することが
できる。
以下に本発明を添付図面に基づいて更に詳述す
る。第2図はコンタクトフオトエツチング上がり
の半導体基板を示す。形成されたリンドープ層間
酸化膜3の上には、拡散層とのオーミツクコンタ
クトを得るためのコンタクトメタル、メツキ形成
用メタル及び必要に応じて金属メツキ層とSi基板
との拡散防止用のバリアメタルとしての、下地層
8がスパツタ、蒸着等で被着される。
続いてメツキマスク用レジストを塗布し、形成
すべき配線パターン部のレジストを現像で除去
し、メツキマスク用パターン9を下地層8上に形
成する。
次に基板全体にメツキ処理を施し、第3図に示
すように、メツキマスク用パターン9をマスクと
し、下地層8を陰極としてこの露出領域上に1〜
2μmの厚みの配線材料を析出させ、金属メツキ
層10を形成する。ここで、金属メツキ層9の厚
さは下地層10のそれに比して厚く設定されてい
る。
この金属メツキ層10の形成は下地層8からの
析出成長であるから、ポリ段差部も第3図示の1
1の如くステツプカバー性が非常に良好で、マウ
スホール、クラツクの発生は皆無である。また、
第3図中の13のコンタクトホール部も、蒸着の
ようなSeif−Shadowによるつきまわりの悪さが
なく、リフローしたようななだらかな形状に形成
される。更に、配線パターン(メツキマスク用パ
ターン9の反転パターン)のみがメツキ形成にあ
ずかり、析出するメツキ層の側壁を規制するメツ
キマスク用パターン9はメツキ成長を阻止するも
のであるから、配線精度が非常に高い。従来方法
では蒸着金属層等をレジスタマスクによりエツチ
ングし、結果的に配線パターンのみを残すもので
あつたが、これとは逆に本発明にメツキ配線では
配線パターンのみを析出形成するものであるか
ら、事実上サイドエツチング、アンダーカツトが
第3図示12の如く零になる。したがつて、配線
パターンの寸法(線幅)はレジスト解像パターン
の寸法に等しく、配線の微細化が図れる上、段差
部でのエツチング液しみ込みによるくびれや断線
もなく、信頼性向上に大きく寄与する。更に特筆
すべきことは、化学的エツチング方法では殆ど不
可能な金、銅、ニツケルなどの化学的に安定の金
属を配線材料として用いることが可能となる。
第4図は、メツキマスク用パターン9の剥離除
去後、下地層8の露出領域だけを金属メツキ層1
0をマスクとしてイオンミーリング(ion
milling)によりエツチング除去したものである。
下地層8はメツキ厚に比して薄いので、下地層8
はイオンミーリングで容易に除去できる。
ところで、この下地層8の除去は金属メツキ配
線の形成において必須の後処理工程であるが、そ
の除去方法としては種々のものが考えられる。化
学的エツチングでも下地層8の除去が可能である
が、配線として形成された金属メツキ層10のエ
ツチングなども発生させてしまい、これではメツ
キ配線の利益を害する事態となる。一方スパツタ
エツチングによりメツキ下地層8を除去すること
もできるが、エツチング除去された下地層8や金
属メツキ層の金属などが再デポし易い。スパツタ
エツチングは、一般に10-2Torr程度でのイオン
エツチングであるため、エツチング速度が遅く、
エツチングされた金属が再デポし易いという問題
がある。スパツタエツチングでも下地層8の除去
やこれと並行して行われる金属メツキ層10のス
ムーシングが実現されるものの、エツチングされ
た金属などの再デポにより金属メツキ層10表面
に汚染を招く。
このような状況の下において、本発明者はエツ
チングされた金属などの再デポの問題をも解消で
きる下地除去法としてイオンミーリングを採用し
た。このイオンミーリングは一般にスパツタエツ
チングより低圧の10-4Torr程度でのイオンエツ
チングであるから、エツチング速度が速く直進性
がある。一度にエツチングされた金属などは低圧
下で飛散するので、再デポが殆どなく、また各金
属のエツチング速度は入射角を変えることで比較
的自由に選択できるので、基板を回転させながら
下地層8を余すことなく除去することができる。
この利益は金属メツキ層10の段差部などをなだ
らかにする際においても有意義である。このイオ
ンミーリングはメツキ工程において付着した金属
メツキ層10上に塩類などの残滓を同時にクリー
ニングし、飛散した残滓の再付着を防止でき、か
かるイオンミーリングはそのまま清浄表面を有す
る金属メツキ配線を実現する。金属メツキ層10
のステツプカバー性の改善と表面清浄化の効果
は、この上に形成される層間絶縁の被着性の向上
や多層配線の形成の容易化などを派生する。更
に、金属メツキ層10が厚く、下地層8が薄く形
成されているので、金属メツキ層10自身をラウ
ンドエツチすることができると共に、長時間のイ
オンミーリングによつても再デポやパーテイクル
付着の問題が起こらず、珠に、3μm以下の微細
パターンにおいて、配線のマイグレーシヨンを劣
化させず、配線シヨートの発生がない配線形成が
可能となる。
実施例 次に、本発明の実施例を説明する。
第1実施例 オーミツクメタル層としてAl−Si(1%)膜を
厚さ1000〓でデポした後、450℃、20分間乾燥し、
基板拡散層とのコンタクトをとつた。そして、バ
リアメタルとしてのCr,メツキ下地層としての
Auを500〓ずつ連続デポし下地金属層を形成す
る。続いて、AZ1370レジストで、約1.5μmの厚
さのメツキ用レジストマスクを形成し、電解メツ
キでメツキ厚さ1.5μmのAuの着ける。レジスト
除去後、Arイオンミーリングを施す。加速電圧
750V、ビーム電流密度0.7mA/cm3で約5分間エ
ツチングし、露出した領域の3層の薄膜(Au,
Cr,Al−Si)をAuメツキ層をマスクとして除去
する。除去後の配線パターンたるAuメツキ層の
厚さは約1μmであつた。
第2実施例 オーミツクメタル層としてTi膜を厚さ1000〓
でデポした後、450℃で乾燥し、バリアメタルと
してのPd層、メツキ用下地層としてのCu層を
1000〓ずつ連続デポし下地金属層を形成する。次
にメツキ用レジストマスクを形成した後、1.5μm
のCuメツキを施す。次に、レジスト除去後、Ar
イオンミーリングを施して、Cuメツキ層をマス
クとしてTi−Pd−Cu層をエツチング除去し、Cu
メツキ配線を形成した。
第3実施例 オーミツクメタル層としてMoSi2膜を厚さ1000
〓でデポした後、600℃、30分間アニールし、メ
ツキ用下地層としてNi膜を厚さ1000〓デポする。
その後AZ1370レジストでメツキ用レジストマス
クを形成し、メツキ厚さ1.3μmのNi膜をメツキ
する。次にレジスト除去後、Arイオンミーリグ
でNiメツキ膜をマスクとして下地層たるNi膜と
NoSi2膜を除去し、Niメツキ配線を得た。
上記実施例の使用マスクは2μm配線パターン
ルールの64KRAMであり、断線やくびれ等がな
く、SEMでのステツプカバー形状の良好であつ
た。上記実施例におけるメツキ処理工程は電解メ
ツキによる下地層と金属メツキ層とが同一組成メ
タルであつたが、これに限らず、合金メツキ、多
層メツキでも差支えない。下地層オーミツクコン
タクトメタル層、バリアメタル層、メツキ下地金
属層の多層構造であるが、これに限らず、更に多
層構造とすることも可能で、少なくともその最上
層がメツキ用下地金属層であれば良い。このよう
に多層構造の下地層が一般的であろうが、それら
の各層の元素や金属メツキ層の元素が同一又は異
なる場合においても、イオンミーリングの物理的
な除去法によれば、下地層の各層の元素の如何に
かかわらず一挙除去が可能であるばかりか、金属
メツキ層の表面をなだらか形状にでき、しかも表
面クリーニングを同時に実現できた。
〔発明の効果〕
以上説明したように、本発明は、エツチング後
のエツチングマスクそれ自身を配線として利用す
る目的において、金属メツキ層をマスクとしてイ
オンミーリングを施すものであるが、長時間のイ
オンミーリングによる再デポやパーテイクル付着
を回避するために、下地層を薄く、金属メツキ層
を厚く形成しておき、イオンミーリングの際には
上述の不具合なく下地層を除去すると同時に金属
メツキ層のラウンドエツチを行う点に特徴に有す
るものである。従つて、次の効果を奏する。
配線パターンの形成はエツチング除去により
金属層を選択的に残すのでなく、下地層の露出
領域から選択的に析出成長させるものであるか
ら、マウスホールやクラツクの発生が皆無であ
り、断線やくびれ等が起こらず、線幅精度が頗
る向上し、配線の微細化に大いに寄与する。珠
に、導電配線の端部下のフイールド酸化膜等の
絶縁膜に存在しがちなえぐれを反映する形状
や、導電配線上のコンタクト穴において生じ易
いオーバーハングなどを原因として、上層配線
の断線等が起こり易い領域においては、上記の
メツキ法による配線形状は有意義である。
このようなメツキ法による配線形状によれ
ば、下地層の露出領域を除去する必要がある
が、下地層の除去法としてイオンミーリング処
理が必ず施されるため、下地の完全除去は勿論
のこと、金属メツキ層のサイドエツチングを防
止しつつ、同時並列的に金属メツキ層の表面を
なだらかにし、ステツプカバー性の向上を図る
ことができる。エツチング速度は入射角を変更
することで比較的自由に設定することができ
る。このイオンミーリングはスパツタエツチン
グに比して一度エツチング除去されてメタルの
再デポの割合が少ないので、特に金属メツキ層
の表面のクリーニング作用を同時に発揮し、以
後の諸工程において好都合となる。
メツキ法による配線形成は、化学的エツチン
グでは従来不可能であつた金、銅、ニツケルな
どの化学的に安定的な金属を配線材料として使
用できる道を開き、配線材料の多用化をもたら
す一方、この多用化に伴う下地層及び金属メツ
キ層の元素材質や多層性の如何に対しても、イ
オンミーリング処理によれば上記の効果を総
じて発揮できるという相乗効果がある。
イオンミーリング工程においては、再デポや
パーテイクル付着の問題を抑制することができ
るので、金属メツキ配線のマイクレーシヨンの
劣化や配線シヨートを無くすことができるの
で、3μm以下の微細パターンの配線形成に用
いるのに適している。
【図面の簡単な説明】
第1図は従来の金属配線形成方法による半導体
装置の断面概要図である。第2図、第3図は本発
明の金属配線プロセスを工程をおつて示す断面図
で、第4図は完成された金属メツキ層を示す断面
図である。 〔符号の説明〕 1……LOCOS酸化膜、2……
ポリシリコンゲート、3……リンドープ層間絶縁
膜、4……金属配線膜、5……マウスホール、6
……金属配線膜のクラツク、7……金属配線断面
エツチ形状、8……コンタクトメタル、バリアメ
タル、メツキ用金属薄膜(下地層)、9……メツ
キ配線用レジスト膜、10……金属メツキ層、1
1……シリコン段差部のメツキつきまわり、12
……メツキ上がり断面形状、13……コンタク
ト、メツキ用金属薄膜除去部、14……ポリ段差
部のエツチング上がりメツキ配線形状、15……
エツチングメツキ配線断面形状。

Claims (1)

  1. 【特許請求の範囲】 1 絶縁膜を開孔してコンタクト穴を形成する工
    程と、該コンタクト穴を介して露出された拡散層
    又は電極に導電接触すべき下地層を該絶縁膜上に
    形成する工程と、形成された該下地層の上に配線
    パターンを有するメツキ析出防止マスクを形成す
    る工程と、メツキ処理を施し該下地層の露出領域
    上に配線となるべき金属メツキ層を該下地層の厚
    みに比して厚く析出成長させる工程と、該メツキ
    析出防止マスクを除去する工程と、しかる後、該
    金属メツキ層をマスクとしてイオンミーリングを
    施しその金属メツキ層自身のラウンドエツチする
    と共に該下地層の露出領域を除去する工程と、を
    有することを特徴とする金属メツキ配線を有する
    半導体装置の製造方法。 2 前記金属メツキ層は金、銅又はニツケルメツ
    キ層であることを特徴とする特許請求の範囲第1
    項に記載の金属メツキ配線を有する半導体装置の
    製造方法。
JP10007281A 1981-06-26 1981-06-26 半導体装置の製造方法 Granted JPS582044A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10007281A JPS582044A (ja) 1981-06-26 1981-06-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10007281A JPS582044A (ja) 1981-06-26 1981-06-26 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2099096A Division JPH0628261B2 (ja) 1990-04-13 1990-04-13 金属メッキ配線を有する半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS582044A JPS582044A (ja) 1983-01-07
JPH0423417B2 true JPH0423417B2 (ja) 1992-04-22

Family

ID=14264246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10007281A Granted JPS582044A (ja) 1981-06-26 1981-06-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS582044A (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5247688A (en) * 1975-10-15 1977-04-15 Nec Corp Process for production of semiconductor device
JPS5255390A (en) * 1975-10-30 1977-05-06 Nec Corp Production of semiconductor device
JPS6041461B2 (ja) * 1977-10-24 1985-09-17 株式会社日立製作所 半導体装置における電極配線の形成法
JPS5633856A (en) * 1979-08-29 1981-04-04 Hitachi Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPS582044A (ja) 1983-01-07

Similar Documents

Publication Publication Date Title
JP4963349B2 (ja) 半導体装置の製造方法
JPS5828736B2 (ja) 平坦な薄膜の形成方法
KR20000048295A (ko) 반도체 장치의 배선 구조 및 그 제조 방법
KR100640979B1 (ko) 반도체 소자의 금속배선 형성방법
JPH03114228A (ja) 金属メッキ配線を有する半導体装置の製造方法
KR100672726B1 (ko) 반도체 소자의 금속배선 형성방법
JP2503256B2 (ja) パタ―ン形成方法
JP2950045B2 (ja) 半導体装置の製造方法
JPH09162288A (ja) 配線構造およびその形成方法
JPH11354466A (ja) 接点用開口を有する半導体基板に接点を形成する方法
JP2004179589A (ja) 半導体装置の製造方法
JP3033171B2 (ja) 半導体装置の製造方法
JP4064595B2 (ja) 半導体装置の製造方法
JPS6113375B2 (ja)
JPH0536839A (ja) 半導体装置の製造方法
KR100259098B1 (ko) 반도체 소자의 금속배선 형성방법
KR100222125B1 (ko) 텅스텐 플러그 형성방법
JPH05109714A (ja) 半導体装置の製造方法
JPH04129224A (ja) 半導体装置の製造方法
JPH1084041A (ja) 半導体装置及びその製造方法
JPH04317332A (ja) 半導体装置及びその製造方法
JPH0582653A (ja) 半導体装置の製造方法
JP2004335754A (ja) 半導体装置の製造方法
JPH02263457A (ja) 半導体装置の製造方法
JPH08274098A (ja) 半導体装置及び半導体装置の製造方法