JPH04235647A - Ｒａｍカードのメモリ容量検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリ容量が段階的に
増減可変なＲＡＭ（Ｒａｎｄｏｍ　　Ａｃｃｅｓｓ　　
Ｍｅｍｏｒｙ）カードが情報処理装置に装着される場合
に、この装着されたＲＡＭカードの実装メモリ容量を検
出する装置に関するものである。

【０００２】

【従来の技術】図２は従来のＲＡＭカードインタフェー
ス回路の一例を示すブロック図であり、１Ａは情報処理
装置内のマイクロプロセッサ（以下ＣＰＵという）、２
はメモリ選択回路、３はメモリ容量が固定の標準メモリ
、４はメモリカードセレクト部、５はメモリカードドラ
イバ／レシーバ、６はメモリ容量が段階的に増減可能な
ＲＡＭカード、７はレデイ（Ｒｅａｄｙ）、生成回路、
８はアドレスインバリッド（Ａｄｄｒｅｓｓ　　Ｉｎｖ
ａｌｉｄ）発生回路である。

【０００３】従来のＲＡＭカードインターフェース回路
は上記のように構成され、情報処理装置内のＣＰＵ１Ａ
は内蔵プログラムに従いメモリ選択回路２にアドレス及
びデータ信号Ｇを送出してメモリ選択指示を行なう。メ
モリ選択回路２はＣＰＵ１Ａの指示によりインタフェー
ス回路内の標準メモリ３か、またはメモリカードセレク
ト部４のいずれか一方を選択する選択信号Ａ又はＢを出
力する。メモリ選択回路２がメモリカードセレクト部４
を選択した場合、メモリカードセレクト部４は出力信号
Ｃをメモリカードドライバ／レシーバ５に供給すること
により、ＣＰＵ１Ａからのアドレス及びデータ信号Ｇは
メモリカードドライバ／レシーバ５を経てＲＡＭカード
６にアクセスされる。またメモリカードセレクト部４が
選択されると、その後ＣＰＵ１Ａからメモリへのデータ
の書込み及び読出しはＲＡＭカード６を対象として行な
われる。そしてＣＰＵ１Ａが指定したメモリアドレスが
ＲＡＭカード６に存在する場合（即ちＲＡＭカード６に
実装されたメモリ容量内のアドレスが指定された場合）
には、メモリカードセレクト部４は出力信号Ｄをレデイ
生成回路７に供給する。レデイ生成回路７は、入力され
る信号Ｄに基づきレデイ（Ｒｅａｄｙ）信号ＥをＣＰＵ
１Ａに帰還すると共に、この信号Ｅをアドレスインバリ
ッド発生回路８へリセット信号として供給する。従って
アドレスインバリッド発生回路８はリセットされ、ＣＰ
Ｕ１Ａへ帰還されるアドレスインバリッド（指定された
アドレスが無効であるの意）の割込信号Ｆは発生しない
。

【０００４】しかしＣＰＵ１Ａが指定したメモリアドレ
スがＲＡＭカード６に存在しない場合（即ちＲＡＭカー
ド６に実装されたメモリ容量を越えるアドレスが指定さ
れた場合）には、メモリカードセレクト部４は出力信号
Ｄをレデイ生成回路７へ出力しない。このためレデイ生
成回路７はレデイ信号ＥをＣＰＵ１Ａへ帰還しない。従
ってアドレスインバリッド発生回路８にはリセット信号
Ｅが供給されないため、アドレスインバリッド回路８は
指定されたアドレスが無効である旨のアドレスインバリ
ッドの割込信号ＦをＣＰＵ１Ａに供給する。ＣＰＵ１Ａ
はこの割込信号Ｆによりアドレスインバリッド時のエラ
ー処理を行なう。

【０００５】なお、一般にＲＡＭカード６は実装された
メモリ容量を示すデータを保持するレジスタを有しない
ので、イニシィアルフォーマット（初期設定）時にＣＰ
Ｕ１ＡからＲＡＭカード６内の特定アドレスに実装メモ
リ容量を示すデータを書込んでおき、その後このデータ
を読出すことによりＲＡＭカード６の実装メモリ容量を
認識するようにしていた。

【０００６】

【発明が解決しようとする課題】しかしながら上記のよ
うな従来のＲＡＭカードのメモリ容量検出方法では、イ
ニシィアルフォーマット時にＲＡＭカードに実装メモリ
容量を示すデータが書込まれていても、処理プログラム
によってはメモリ容量を示すデータが書込まれているア
ドレスにＣＰＵが書込動作を行ってデータが消去されて
しまう場合がある。またイニシィアルフォーマットの行
なわれないＲＡＭカードには実装メモリ容量を示すデー
タが最初から書込まれていない。

【０００７】従ってＣＰＵは装着されているＲＡＭカー
ドの実装メモリ容量を認識できないことが多く、ＣＰＵ
は実際にＲＡＭカードにアクセスする命令を実行し、ア
ドレスインバリッドの割込み信号が発生すると、はじめ
て使用中のＲＡＭカードに該当アドレスのメモリが存在
しないことを認識していた。しかし一旦アドレスインバ
リッドが発生するとこのエラー処理を行なう必要がある
ため、プログラムの処理が複雑となり、プログラム処理
時間が長くなるという問題点があった。

【０００８】本発明はかかる問題点を解決するためなさ
れたもので、情報処理装置に装着されたＲＡＭカードの
実装メモリ容量を検出し、この検出したデータを記憶す
ることのできるＲＡＭカードのメモリ容量検出装置を得
ることを目的とする。

【０００９】

【課題を解決するための手段】本発明に係るＲＡＭカー
ドのメモリ容量検出装置は、メモリ容量が段階的に増減
可能なＲＡＭカードが情報処理装置に装着され、該装着
されたＲＡＭカードの実装メモリ容量を検出する装置に
おいて、前記ＲＡＭカードのメモリエリアを段階的に増
減可能な複数の単位メモリエリアに分割し、該分割され
た各単位メモリエリア毎に単位メモリエリア内の所定ア
ドレスに書込んだデータと該所定アドレスから読出した
データとの一致判定を逐次行ない、前記ＲＡＭカードの
実装メモリ容量を検出するメモリ容量検出手段と、該メ
モリ容量検出手段により検出されたＲＡＭカードの実装
メモリ容量のデータを記憶し、該記憶したデータを前記
情報処理装置に提供するメモリ容量データ記憶手段とを
備えたものである。

【００１０】

【作用】本発明においては、メモリ容量が段階的に増減
可能なＲＡＭカードが情報処理装置に装着され、該装着
されたＲＡＭカードの実装メモリ容量を検出する装置に
おいて、メモリ容量検出手段は前記ＲＡＭカードのメモ
リエリアを段階的に増減可能な複数の単位メモリエリア
に分割し、該分割された各単位メモリエリア毎に単位メ
モリエリア内の所定アドレスに書込んだデータと該所定
アドレスから読出したデータとの一致判定を逐次行ない
、前記ＲＡＭカードの実装メモリ容量を検出する。また
メモリ容量データ記憶手段は前記メモリ容量検出手段に
より検出されたＲＡＭカードの実装メモリ容量のデータ
を記憶し、該記憶したデータを前記情報処理装置に提供
する。

【００１１】

【実施例】図１は本発明に係るＲＡＭカードインターフ
ェース回路のブロック図であり、２〜８は図２の従来回
路と全く同一のものである。１は内部レジスタ１１を含
むＣＰＵ、９はメモリ容量レジスタである。またこの回
路は図２の場合と同様に情報機器装置に接続されて使用
されるものである。

【００１２】図１の動作を説明する。まずＣＰＵ１は後
述するＲＡＭカードのメモリ容量検出手順（詳細は図３
〜図５の流れ図（１）〜（３）により説明する）により
、ＲＡＭカードの実装メモリ容量を検出し、この検出し
たデータをメモリ容量レジスタ９に書込んでおく。

【００１３】次にＣＰＵ１は内蔵するプログラムにより
メモリ選択回路２にアドレス及びデータ信号Ｇを送出し
てＲＡＭカード６を選択させるための選択指示を行なう
。メモリ選択回路２はＣＰＵ１からの選択指示により信
号Ｂをメモリ容量レジスタ９に送出する。このときＣＰ
Ｕ１は必要に応じメモリ容量レジスタ９に既に格納され
ているＲＡＭカード６の実装メモリ容量のデータを信号
Ｈを介して読込み、その実装メモリ容量を認識すること
ができる。従ってＣＰＵ１はＲＡＭカード６へアクセス
するアドレスが前記実装メモリ容量を越えていないかの
チェックを行なうことができる。

【００１４】そして次にＣＰＵ１がＲＡＭカード６に対
してデータの読出し又はデータの書込み動作を行なうと
、このアクセスしたアドレスがＲＡＭカード６に存在す
る場合は、メモリ容量レジスタ９はＲＡＭカードアクセ
ス可の出力信号Ｉをメモリカードセレクト部４に供給す
る。そしてメモリカードセレクト部４はセレクト信号Ｃ
をメモリカードドライバ／レシーバ５に供給することに
より、ＣＰＵ１からのアドレス及びデータ信号Ｇはメモ
リカードドライバ／レシーバ５を経てＲＡＭカード６と
送受信される。

【００１５】またＣＰＵ１がアクセスしたアドレスがＲ
ＡＭカード６に存在しない場合は、メモリ容量レジスタ
９はＲＡＭカードアクセス可の信号Ｉをメモリカードセ
レクト部４へ出力しないため、メモリカードセレクト部
４はセレクト信号Ｃをメモリカードドライバ／レシーバ
５に供給しない。その結果ＣＰＵ１からのアドレス及び
データ信号Ｇはメモリカードドライバ／レシーバ５で停
止され、ＲＡＭカード６へは送受信されない。そして図
２で説明した場合と同様に、メモリカードセレクト部４
は出力信号Ｄを発生せず、レデイ生成回路７はレデイ信
号Ｅを発生しない。従ってアドレスインバリッド発生回
路８はアドレスインバリッドの割込み信号Ｆを発生しＣ
ＰＵ１へ送出する。ＣＰＵ１はこの割込み信号によるエ
ラー処理を行なう。

【００１６】しかし本発明においては、ＣＰＵ１はアド
レス及びデータ信号Ｈを介してメモリ容量レジスタ９に
格納されたＲＡＭカード６の実装メモリ容量のデータを
いつでも読出すことが可能である。従ってＲＡＭカード
６の実装メモリ容量を確認した上でＲＡＭカード６にア
クセスするようにすれば、アドレスインバリッドの割込
み信号Ｆは発生せず、エラー処理を行なう必要はない。

【００１７】図３〜図５は本発明に係るＲＡＭカードの
メモリ容量検出手順を示す流れ図（１）〜（３）である
。

【００１８】この実施例においては、メモリアドレスを
標準メモリエリアとＲＡＭカードエリアに分類し、標準
メモリエリアは１６進表示で０００００〜７ＦＦＦＦ番
地とする。またＲＡＭカードの実装メモリ容量は最小が
６４Ｋバイト（以下ＫバイトはＫＢと記す）、次は１２
８ＫＢ、最高は２５６ＫＢの３段階により実装可能とす
る。従ってメモリアドレスは以下のようになる。

【００１９】 標準メモリ　　　　　　：　　０００００〜７ＦＦＦＦ
番地ＲＡＭ６４ＫＢ　　：　　８００００〜８ＦＦＦＦ
番地ＲＡＭ１２８ＫＢ：　　８００００〜９ＦＦＦＦ番
地ＲＡＭ２５６ＫＢ：　　８００００〜ＢＦＦＦＦ番地
また以下のメモリ容量検出動作を行なうタイミングは、
必ずしも電源投入直後に限定されず、ＣＰＵの都合によ
り任意のタイミングに行なわれることを前提として、既
にＲＡＭカードに格納されているデータが破壊されない
ように検出動作を実施する場合の例を示している。

【００２０】図３のステップＳ１において、ＣＰＵ１は
メモリ選択回路２にメモリ選択指示を行ないＲＡＭカー
ド６を選択させる。

【００２１】ＣＰＵ１はステップＳ２において、ＲＡＭ
カード６のアドレス８ＦＦＦＦに格納されているデータ
を読出し、このデータをステップＳ３においてＣＰＵ１
の内部レジスタ１１に退避させ保持する。

【００２２】ＣＰＵ１はステップＳ４において、内部レ
ジスタ１１に保持したデータをＲＡＭカード６のアドレ
ス８ＦＦＦＦに書込み、再びこのデータを読出す。そし
てステップＳ５において、前記ＲＡＭカード６のアドレ
ス８ＦＦＦＦから読出したデータと、ＣＰＵ１の内部レ
ジスタ１１に保持されたデータとが一致するかの判定を
する。

【００２３】ステップＳ５の判定結果がＮＯの場合には
ＲＡＭカード６は装着されてないと判断し、ステップＳ
６でメモリ容量レジスタ９に０ＫＢと設定し、終了する
。

【００２４】ステップＳ５の判定結果がＹＥＳの場合に
は、ＲＡＭカード６には少くとも６４ＫＢは装着されて
いるが、さらにそれ以上の容量があるかを判断するため
ＣＰＵ１は図４のステップＳ７において、ＲＡＭカード
６のアドレス９ＦＦＦＦに格納されているデータを読出
し、このデータをステップＳ８においてＣＰＵ１の内部
レジスタ１１に退避させ保持する。

【００２５】ＣＰＵ１はステップＳ９において、内部レ
ジスタ１１に保持したデータをＲＡＭカード６のアドレ
ス９ＦＦＦＦに書込み、再びこのデータを読出す。そし
てステップＳ１０において、前記ＲＡＭカード６のアド
レス９ＦＦＦＦから読出したデータと、ＣＰＵ１の内部
レジスタ１１に保持されたデータとが一致するかの判定
をする。

【００２６】ステップＳ１０の判定結果がＮＯの場合に
はＲＡＭカード６には１２８ＫＢは装着されていないと
判断し、ステップＳ６でメモリ容量レジスタ９に６４Ｋ
Ｂと設定し、終了する。

【００２７】ステップＳ１０の判定結果がＹＥＳの場合
には、ＲＡＭカード６には少くとも１２８ＫＢは装着さ
れていかるが、さらにそれ以上の容量があるかを判断す
るためＣＰＵ１は図５のステップＳ１２において、ＲＡ
Ｍカード６のアドレスＢＦＦＦＦに格納されているデー
タを読出し、このデータをステップＳ１３においてＣＰ
Ｕ１の内部レジスタ１１に退避させ保持する。

【００２８】ＣＰＵ１はステップＳ１４において、内部
レジスタ１１に保持したデータをＲＡＭカード６のアド
レスＢＦＦＦＦに書込み、再びこのデータを読出す。そ
してステップＳ１５において、前記ＲＭＡカード６のア
ドレスＢＦＦＦＦから読出したデータと、ＣＰＵ１の内
部レジスタ１１に保持されたデータとが一致するかの判
定をする。

【００２９】ステップＳ１５の判定結果がＮＯの場合に
はＲＡＭカード６には２５６ＫＢは装着されていないと
判断し、ステップＳ１６でメモリ容量レジスタ９に１２
８ＫＢと設定して終了する。

【００３０】ステップＳ１５の判定結果がＹＥＳの場合
には、ＲＡＭカード６には２５６ＫＢが装置されている
と判断し、ステップＳ１７でメモリ容量レジスタ９に２
５６ＫＢと設定して終了する。

【００３１】上記の手順によりＲＡＭカードが装着され
ていないか、装着されている場合に、その実装メモリ容
量が６４ＫＢ、１２８ＫＢ、または２５６ＫＢのいずれ
であるかを検出し、この検出結果のデータをメモリ容量
レジスタ９に書込んでおく。従ってＣＰＵ１はこのメモ
リ容量レジスタ９から必要の都度データを読出して実装
メモリ容量を認識することができる。

【００３２】なお、上記実施例においては、ＲＡＭカー
ドに既に格納されているデータは保存を要するデータと
した場合のメモリ容量検出手順を示している。しかしＲ
ＡＭカードに格納されている所定アドレス（前記８ＦＦ
ＦＦ、９ＦＦＦＦなど）のデータは保存を要しない場合
には、データを保存するためのＣＰＵ１の内部レジスタ
１１は不必要であり、既知のあるデータを前記ＲＡＭカ
ード内の８ＦＦＦＦ、９ＦＦＦＦ、ＢＦＦＦＦなどの所
定アドレスに書込み後再び読出しを行って、書込データ
と読出データとの一致を判別することにより、同様に実
装メモリ容量を検出することができる。

【００３３】

【発明の効果】以上のように本発明によれば、ＲＡＭカ
ードの装着された情報処理装置は、ＲＡＭカードのメモ
リ容量検出手段によりＲＡＭカードの実装メモリ容量を
検出し、この検出したデータをメモリ容量データ記憶手
段に記憶させるようにしたので、情報処理装置は必要に
応じてこの実装メモリ容量のデータを読出し、これを確
認した上でＲＡＭカードにアクセスすれば、従来のよう
にアドレスインバリッド信号の発生によるエラー処理を
行なう必要はなくなり、動作プログラムは円滑且つ迅速
に処理され、プログラムの処理効率が向上するという効
果が得られる。

【図面の簡単な説明】

【図１】本発明に係るＲＡＭカードインタフェース回路
のブロック図である。

【図２】従来のＲＡＭカードインタフェース回路の一例
を示すブロック図である。

【図３】本発明に係るＲＡＭカードのメモリ容量検出手
順を示す流れ図（１）である。

【図４】本発明に係るＲＡＭカードのメモリ容量検出手
順を示す流れ図（２）である。

【図５】本発明に係るＲＡＭカードのメモリ容量検出手
順を示す流れ図（３）である。

【符号の説明】

１、１Ａ　　ＣＰＵ ２　　メモリ選択回路 ３　　標準メモリ ４　　メモリカードセレクト部 ５　　メモリカードドライバ／レシーバ６　　ＲＡＭカ
ード ７　　レデイ生成回路 ８　　アドレスインバリッド発生回路 ９　　メモリ容量レジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　メモリ容量が段階的に増減可能なＲＡ
   Ｍカードが情報処理装置に装着され、該装着されたＲＡ
   Ｍカードの実装メモリ容量を検出する装置において、前
   記ＲＡＭカードのメモリエリアを段階的に増減可能な複
   数の単位メモリエリアに分割し、該分割された各単位メ
   モリエリア毎に単位メモリエリア内の所定アドレスに書
   込んだデータと該所定アドレスから読出したデータとの
   一致判定を逐次行ない、前記ＲＡＭカードの実装メモリ
   容量を検出するメモリ容量検出手段と、　　該メモリ容
   量検出手段により検出されたＲＡＭカードの実装メモリ
   容量のデータを記憶し、該記憶したデータを前記情報処
   理装置に提供するメモリ容量データ記憶手段とを備えた
   ことを特徴とするＲＡＭカードのメモリ容量検出装置。