JPH04236469A - 超伝導集積回路実装用半田バンプ形成方法 - Google Patents

超伝導集積回路実装用半田バンプ形成方法

Info

Publication number
JPH04236469A
JPH04236469A JP3005276A JP527691A JPH04236469A JP H04236469 A JPH04236469 A JP H04236469A JP 3005276 A JP3005276 A JP 3005276A JP 527691 A JP527691 A JP 527691A JP H04236469 A JPH04236469 A JP H04236469A
Authority
JP
Japan
Prior art keywords
solder
film
electrolytic plating
integrated circuit
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3005276A
Other languages
English (en)
Inventor
Shuichi Tawara
修一 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3005276A priority Critical patent/JPH04236469A/ja
Publication of JPH04236469A publication Critical patent/JPH04236469A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Containers, Films, And Cooling For Superconductive Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、超伝導集積回路を形成
したチップを実装するための半田バンプの形成方法に関
するものである。
【０００２】
【従来の技術】ジョセフソン接合を用いた超伝導集積回
路を実装するためには、超伝導集積回路の高速性を損な
わないように出来るだけ接続部分のインダクタンスが小
さな方式が望ましい。そのひとつの方式として半田バン
プを用いたフリップチップ方式が提案されている。その
半田バンプの形成方法の従来例を図７に示す。本従来例
については、エレクトロケミカルソサイアティコンファ
レンスアブストラクト（Ｅｌｅｃｔｒｏｃｈｅｍｉｃａ
ｌ・Ｓｏｃｉｅｔｙ・Ｃｏｎｆｅｒｅｎｃｅ，Ａｂｓｔ
ｒａｃｔ）ｐｐ．２１０〜２１２，１９８０に詳しいの
でここでは簡単に述べるにとどめる。図７の（ａ）〜（
ｇ）に本従来例の半田バンプの形成方法の工程図を示す
。図において、１は電極であるＮｂ膜、２はＮｂ膜１を
平坦化するためのＳｉＯ２膜、３は接続部分以外のＮｂ
膜１を絶縁するＳｉＯ２膜、４は密着金属層としてのＰ
ｄ膜、５は半田拡散防止層及びＰｄ膜の表面保護のため
のＡｕ膜、７１は半田付着部分を規定するフォトレジス
ト、７２はＩｎ膜、Ｂｉ膜、Ｐｂ膜を試料全面に積層し
た半田、７３はリフトオフ法により形成された半田をリ
フローして成形した半田バンプを示す。
【０００３】図７の（ａ）に示すように、例えば反応性
イオンエッチング（ＲＩＥ）法により電極及び配線パタ
ーンを形成したＮｂ膜１をＳｉＯ２膜２を用いて平坦化
し、図７の（ｂ）に示すように半田を付着する部分以外
のＮｂ膜１をＳｉＯ２膜３で覆う。次に、図７の（ｃ）
に示すように、ウェハー全面のＳｉＯ２膜３及びＮｂ膜
１の上部に密着金属としてＰｄ膜４を、半田拡散防止膜
としてＡｕ膜５をそれぞれ堆積する。その後図７の（ｄ
）に示すようにＡｕ膜５の上部にフォトレジスト７１を
塗布し、半田付着部分をパターニングし、図７の（ｅ）
に示すように、ウェハー全体にＩｎ膜，Ｂｉ膜，Ｐｂ膜
を積層して、半田７２を堆積する。次に図７の（ｆ）に
示すように、フォトレジスト７１を除去することにより
リフトオフ法により半田バンプを形成する。その後図７
の（ｇ）に示すように、よう素のよう化カリウム溶液に
よりＰｄ膜４，Ａｕ膜５をウェットエッチングし、図７
の（ｈ）に示すように半田７２の融点よりも高い温度に
て熱処理することにより半田をリフローし、半田バンプ
を成形する。以上の工程により半田バンプを形成するこ
とができる。
【０００４】超伝導集積回路に含まれるジョセフソン接
合の臨界電流値は、プロセス温度に対し依存性を持って
おり、最近よく用いられるＮｂ／ＡｌＯｘ／Ｎｂ接合で
は２００度以上の温度では臨界電流値が下がり、２５０
度以上では特性が劣化することが知られている。従って
、超伝導集積回路チップの実装するための工程において
もプロセス温度については注意をはらわなければならな
い。Ｉｎ，Ｓｎ，Ｐｂよりなる半田は、その組成比によ
り１００度以下に融点を制御することができる。本従来
例の半田バンプ形成方法によれば超伝導集積回路チップ
を実装するための低融点半田バンプを形成することがで
きる。
【０００５】一方、半田バンプによるフリップチップ実
装法は半導体の分野でも行われており、メッキ法を用い
て半田バンプを形成している例がある。例えばＮＥＣ技
法４１巻５号ｐｐ．８２〜ｐｐ．８５にＰｂ，Ｓｎを主
成分とした半田バンプの形成方法が示されている。この
方法を超伝導集積回路チップの半田バンプの形成方法に
応用すると次に述べるような第２の半田バンプの形成方
法の従来例が考えられる。図８（ａ）〜（ｇ）に本従来
例の半田バンプの形成方法の工程図を示す。図において
、１は電極であるＮｂ膜、２は該Ｎｂ膜を平坦化のため
のＳｉＯ２膜、３は接続部分以外のＮｂを絶縁するＳｉ
Ｏ２膜、４は密着金属層としてのＰｄ膜、５は半田拡散
防止層及びＰｄ膜の表面保護のためのＡｕ膜、７は半田
付着部分を規定するフォトレジスト、８１は電解メッキ
法により形成されたＳｎ，Ｐｂを主成分とする半田、８
２は該半田をリフローして成形した半田バンプを示す。
【０００６】図８の（ａ）に示すように、例えば反応性
イオンエッチング（ＲＩＥ）法により電極及び配線パタ
ーンを形成したＮｂ膜１をＳｉＯ２膜２を用いて平坦化
し、図８の（ｂ）に示すように半田を付着する部分以外
のＮｂ膜１をＳｉＯ２膜３で覆う。次に（ｃ）に示すよ
うにウェハー全面の該ＳｉＯ２膜３及び前記Ｎｂ膜１の
上部に密着金属としてＰｄ膜４を、半田拡散防止膜とし
てＡｕ膜５をそれぞれ堆積する。その後（ｄ）に示すよ
うに、該Ａｕ膜５の上部にフォトレジスト７を塗布し、
半田付着部分をパターニングする。（ｅ）に示すように
バリア材料（Ａｕ膜５とＰｄ膜４）を電流パスとした電
解メッキ法によりＳｎ，Ｐｂ（重量比６：４）を主成分
とする半田８１を堆積する。次に（ｆ）に示すようにフ
ォトレジスト７を除去した後、よう素のよう化カリウム
溶液により前記Ｐｄ膜４，Ａｕ膜５をウェットエッチン
グする。その後、（ｇ）に示すように半田８１の融点（
１８３度）よりも高い温度にて熱処理することにより半
田をリフローし、半田バンプを成形する。以上の工程に
より半田バンプを形成することができる。本従来例によ
れば、２００度以下のリフロー温度を持つ半田バンプを
リフトオフ工程なしに形成することができる。本従来例
ではリフトオフ工程を含まないためにフォトレジスト７
の膜厚を半田バンプの高さ程度に厚くする必要がなく、
実装密度を高めた半田バンプを形成することができる。
【０００７】
【発明が解決しようとする課題】しかしながら、第１の
従来例ではリフトオフ法により半田バンプを形成するた
めにリフトオフ用のフォトレジスト７１を半田バンプの
高さ程度に厚くする必要がある。半田バンプの高さはだ
いたい１００μｍ程度であるので、その程度の厚さのフ
ォトレジストを塗布するのは容易ではない。また、厚膜
のフォトレジストはパターン精度を高めることが難しく
、実装密度を高めることが困難である。
【０００８】一方、第２の従来例は半田としてＰｂ，Ｓ
ｎの合金を用いるため融点は最低で１８３度である。超
伝導集積回路で多く用いられるＮｂ／ＡｌＯｘ／Ｎｂ接
合の熱耐性からみて使用は可能であるが、実際のチップ
の接続のときの温度マージンが小さく、信頼性に欠ける
。すなわち、Ｎｂ／ＡｌＯｘ／Ｎｂ接合は２００度程度
で臨界電流値の低下が始まるので、実装したチップの中
のジョセフソン接合の臨界電流値が設計値より小さくな
る可能性が高く、制御が難しい。
【０００９】本発明の目的は電極パターンの微小化に適
し、高密度実装が可能であり、かつ特性の劣化を防止し
た半田バンプ形成方法を提供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成するため
、本発明に係る超伝導集積回路実装用半田バンプ形成方
法においては、超伝導集積回路と同一の基板上に超伝導
配線及び電極を形成する工程と、該超伝導配線基板全面
に密着金属層と半田拡散防止層及びインジウム層を堆積
する工程と、該インジウム層上部にレジストにより被接
続部分を形成し、錫と鉛を主成分とする半田を電解めっ
き法により該被接続部分上部に堆積する工程と、前記レ
ジストを剥離し、前記半田が付着していない部分の前記
密着金属層と半田拡散防止層及びインジウム層とを除去
する工程と、加熱して半球状の半田バンプを形成する工
程とを含むものである。
【００１１】また、錫と鉛を主成分とする半田を電解め
っき法により被接続部分上部に堆積する前記工程に代え
て、錫，鉛それぞれを別々に電解めっき法により被接続
部分上部に堆積する工程を含むものである。
【００１２】また、錫と鉛を主成分とする半田を電解め
っき法により該被接続部分上部に堆積する前記工程に代
えて、鉛を電解めっき法により被接続部分上部に堆積す
る工程を含むものである。
【００１３】また本発明に係る超伝導集積回路実装用半
田バンプ形成方法においては、超伝導集積回路と同一の
基板上に超伝導配線及び電極を形成する工程と、該超伝
導配線基板全面に密着金属層と半田拡散防止層とを堆積
する工程と、該半田拡散防止層上部にレジストにより被
接続部分を形成する工程と、インジウム及び錫と鉛を主
成分とする半田を電解めっき法により該被接続部分上部
に堆積する工程と、前記レジストを剥離し、前記半田が
付着していない部分の前記密着金属層と半田拡散防止層
を除去する工程と、加熱して半球状の半田バンプを形成
する工程とを含むものである。
【００１４】また、インジウム及び錫と鉛を主成分とす
る半田を電解めっき法により被接続部分上部に堆積する
前記工程に代えて、インジウム，錫，鉛それぞれを別々
に電解めっき法により該被接続部分上部に堆積する工程
を含むものである。
【００１５】また、インジウム及び錫と鉛を主成分とす
る半田を電解めっき法により被接続部分上部に堆積する
前記工程に代えて、インジウム及び鉛を電解めっき法に
より該被接続部分上部に堆積する工程を含むものである
。
【００１６】
【作用】実装用に用いられる半田材料にはＳｎ系，Ｐｂ
系，Ｉｎ系などがある。このうち低融点半田として一般
に知られているのはＩｎ系の半田である。しかしながら
、電解メッキ法で形成される半田としてはＳｎ，Ｐｂ合
金が一般的である。一方、該Ｓｎ，Ｐｂ合金にＩｎを添
加していくと該半田の融点が低下することが知られてい
る。ジョセフソン接合としてＮｂ／ＡｌＯｘ／Ｎｂ接合
を用いる場合の半田の融点としては、１５０度以下であ
れば十分であるので、Ｓｎ，Ｐｂ，Ｉｎを主成分とする
半田を用いることができる。
【００１７】
【実施例】以下、本発明の実施例を図により説明する。
【００１８】（実施例１）図１は、本発明の実施例１を
工程順に示す断面図である。図において、１は電極であ
るＮｂ膜、２はＮｂ膜を平坦化するためのＳｉＯ２膜、
３は接続部分以外のＮｂ膜１を絶縁するＳｉＯ２膜、４
は密着金属層としてのＰｄ膜、５は半田拡散防止層及び
Ｐｄ膜の表面保護のためのＡｕ膜、６はＩｎ膜、７は半
田付着部分を規定するフォトレジスト、８は電解メッキ
法により形成されたＳｎ，Ｐｂを主成分とする半田、９
は該半田をリフローして成形した半田バンプを示す。
【００１９】図１（ａ）に示すように、例えば反応性イ
オンエッチング（ＲＩＥ）法により電極及び配線パター
ンを形成したＮｂ膜１をＳｉＯ２膜２を用いて平坦化し
、（ｂ）に示すように半田を付着する部分以外の場所を
ＳｉＯ２膜３で覆う。次に、（ｃ）に示すようにウェハ
ー全面のＳｉＯ２膜３及びＮｂ膜１の上部に密着金属と
してＰｄ膜４を、半田拡散防止膜としてＡｕ膜５をそれ
ぞれ堆積した後、Ｉｎ膜６を堆積する。その後（ｄ）に
示すようにＩｎ膜６の上部にフォトレジスト７を塗布し
、半田付着部分をパターニングする。次に（ｅ）に示す
ように、Ｓｎ，Ｐｂを主成分とする半田８をＩｎ膜６と
バリア材料（Ａｕ膜５とＰｄ膜４）を電流パスとした電
解メッキ法により形成し、（ｆ）に示すように、フォト
レジスト７を除去した後、希塩酸により前記Ｉｎ膜６を
、よう素のよう化カリウム溶液により前記Ｐｄ膜４，Ａ
ｕ膜５をウェットエッチングする。最後に（ｇ）に示す
ように半田８の融点（１８３度）よりも高い温度にて熱
処理することにより半田をリフローし、半田バンプを成
形するとともに、Ｉｎを半田の内部に拡散させ、Ｓｎ，
Ｐｂ，Ｉｎ合金を作る。以上の工程により半田バンプを
形成することができる。
【００２０】実施例１においては、Ｉｎ，Ｐｂ，Ｓｎ合
金により半田を形成するためにＳｎ，Ｐｂよりも低い融
点を持つ半田バンプを形成することができる。従って、
半田バンプを形成する配線基板だけを高温に加熱し、超
伝導集積回路チップを本半田バンプに実装するときには
低温で半田を溶融することができるため、超伝導集積回
路の特性は変化せず、信頼性の高い実装技術を提供する
ことができる。またＩｎ膜６の厚さを変えることでＩｎ
の含有率を容易に制御することができ、半田バンプの融
点を制御することができる。また本実施例では半田バン
プをリフトオフ工程なしに形成することができるために
フォトレジスト７の膜厚を半田バンプの高さ程度に厚く
する必要がなく、実装密度を高めた半田バンプを形成す
ることができる。
【００２１】（実施例２）図２は、本発明の実施例２を
工程順に示す断面図である。図において、１は電極であ
るＮｂ膜、２は該Ｎｂ膜を平坦化のためのＳｉＯ２膜、
３は接続部分以外のＮｂを絶縁するＳｉＯ２膜、４は密
着金属層としてのＰｄ膜、５は半田拡散防止層及びＰｄ
膜の表面保護のためのＡｕ膜、６はＩｎ膜、７は半田付
着部分を規定するフォトレジスト、２１は電解メッキ法
により形成されたＰｂ、２２は電解メッキ法により形成
されたＳｎ、２３はリフローして成形した半田バンプを
示す。
【００２２】図２の（ａ）に示すように、例えば反応性
イオンエッチング（ＲＩＥ）法により電極及び配線パタ
ーンを形成したＮｂ膜１をＳｉＯ２膜２を用いて平坦化
し、（ｂ）に示すように半田を付着する部分以外の場所
をＳｉＯ２膜３で覆う。その後（ｃ）に示すように、ウ
ェハー全面のＳｉＯ２膜３及びＮｂ膜１の上部に密着金
属としてＰｄ膜４を、半田拡散防止膜としてＡｕ膜５を
それぞれ堆積した後、Ｉｎ膜６を堆積する。次に（ｄ）
に示すようにＩｎ膜６の上部にフォトレジスト７を塗布
し、半田付着部分をパターニングし、（ｅ）に示すよう
にＩｎ膜６とバリア材料（Ａｕ膜５とＰｄ膜４）を電流
パスとした電解メッキ法によりＳｎ２２及びＰｂ２１を
別々に積層する。その後（ｆ）に示すようにフォトレジ
スト７を除去した後、希塩酸により前記Ｉｎ膜６を、よ
う素のよう化カリウム溶液によりＰｄ膜４，Ａｕ膜５を
ウェットエッチングし、（ｇ）に示すように高温（例え
ば２００度）で熱処理することによりＩｎ，Ｓｎ，Ｐｂ
を合金化した後、合金化した半田をリフローし、半田バ
ンプを成形する。
【００２３】実施例２においては、Ｉｎ，Ｐｂ，Ｓｎ合
金により半田を形成するために、Ｓｎ，Ｐｂよりも低い
融点を持つ半田バンプを形成することができる。従って
、半田バンプを形成する配線基板だけを高温に加熱し、
超伝導集積回路チップを本半田バンプに実装するときに
は低温で半田を溶融することができるため、超伝導集積
回路の特性は変化せず、信頼性の高い実装技術を提供す
ることができる。また、Ｉｎ膜６，Ｐｂ２１，Ｓｎ２２
の厚さを変えることで合金内の合成比を容易に制御する
ことができ、半田バンプの融点を制御することが可能と
なる。また本実施例では半田バンプをリフトオフ工程な
しに形成することができるためにフォトレジスト７の膜
厚を半田バンプの高さ程度に厚くする必要がなく、実装
密度を高めた半田バンプを形成することができる。
【００２４】（実施例３）図３は、本発明の実施例３を
工程順に示す断面図である。図において、１は電極であ
るＮｂ膜、２はＮｂ膜を平坦化のためのＳｉＯ２膜、３
は接続部分以外のＮｂ膜１を絶縁するＳｉＯ２膜、４は
密着金属層としてのＰｄ膜、５は半田拡散防止層及びＰ
ｄ膜の表面保護のためのＡｕ膜、６はＩｎ膜、７は半田
付着部分を規定するフォトレジスト、３１は電解メッキ
法により形成されたＰｂ、３２はリフローして成形した
半田バンプを示す。
【００２５】図３（ａ）に示すように、例えば反応性イ
オンエッチング（ＲＩＥ）法により電極及び配線パター
ンを形成したＮｂ膜１をＳｉＯ２膜２を用いて平坦化し
、（ｂ）に示すように半田を付着する部分以外のＮｂ膜
１をＳｉＯ２膜３で覆う。次に（ｃ）に示すように、ウ
ェハー全面のＳｉＯ２膜３及びＮｂ膜１の上部に密着金
属としてＰｄ膜４を、半田拡散防止膜としてＡｕ膜５を
それぞれ堆積した後、Ｉｎ膜６を堆積する。その後（ｄ
）に示すようにＩｎ膜６の上部にフォトレジスト７を塗
布し、半田付着部分をパターニングする。次に（ｅ）に
示すように、Ｉｎ膜６とバリア材料（Ａｕ膜５とＰｄ膜
４）を電流パスとした電解メッキ法によりＰｂを堆積す
る。その後（ｆ）に示すように、フォトレジスト７を除
去した後、希塩酸によりＩｎ膜６を、よう素のよう化カ
リウム溶液によりＰｄ膜４，Ａｕ膜５をウェットエッチ
ングし、（ｇ）に示すように高温（例えば１６０度）で
熱処理することによりＩｎ，Ｐｂを合金化した後、合金
化した半田をリフローし、半田バンプを成形する。
【００２６】実施例３においては、Ｉｎ，Ｐｂ合金によ
り半田を形成するために、Ｓｎ，Ｐｂよりなる半田バン
プよりも低い融点を持つ半田バンプを形成することがで
きる。従って、半田バンプを形成する配線基板だけを高
温に加熱し、超伝導集積回路チップを本半田バンプに実
装するときには低温で半田を溶融することができるため
、超伝導集積回路の特性は変化せず、信頼性の高い実装
技術を提供することができる。また、Ｉｎ膜６，Ｐｂ２
１の厚さを変えることで合金内の合成比を容易に制御す
ることができ、半田バンプの融点を制御することが可能
となる。また本実施例では半田バンプをリフトオフ工程
なしに形成することができるためにフォトレジスト７の
膜厚を半田バンプの高さ程度に厚くする必要がなく、実
装密度を高めた半田バンプを形成することができる。 また、一般にＳｎを含む半田は低温にて脆くなると言わ
れており、本実施例に述べた半田バンプは、Ｓｎを含ま
ないので、信頼性の高い半田バンプを形成することがで
きる。
【００２７】（実施例４）図４は、本発明の実施例４を
工程順に示す断面図である。図において、１は電極であ
るＮｂ膜、２はＮｂ膜を平坦化のためのＳｉＯ２膜、３
は接続部分以外のＮｂ膜１を絶縁するＳｉＯ２膜、４は
密着金属層としてのＰｄ膜、５は半田拡散防止層及びＰ
ｄ膜の表面保護のためのＡｕ膜、７は半田付着部分を規
定するフォトレジスト、１０は電解メッキ法により形成
されたＳｎ，Ｐｂを主成分とする半田、１１は電解メッ
キ法により形成されたＩｎ層、１２は半田１０をリフロ
ーして成形した半田バンプを示す。
【００２８】図４（ａ）に示すように、例えば反応性イ
オンエッチング（ＲＩＥ）法により電極及び配線パター
ンを形成したＮｂ膜１をＳｉＯ２膜２を用いて平坦化し
、（ｂ）に示すように半田を付着する部分以外の場所を
ＳｉＯ２膜３で覆う。その後（ｃ）に示すようにウェハ
ー全面のＳｉＯ２膜３及びＮｂ膜１の上部に密着金属と
してＰｄ膜４を、半田拡散防止膜としてＡｕ膜５をそれ
ぞれ堆積する。次に（ｄ）に示すように、Ａｕ膜５の上
部にフォトレジスト７を塗布し、半田付着部分をパター
ニングし、（ｅ）に示すようにバリア材料（Ａｕ膜５と
Ｐｄ膜４）を電流パスとした電解メッキ法によりＩｎ層
１１を堆積した後、Ｓｎ，Ｐｂを主成分とする半田１０
を電解メッキ法により形成する。その後（ｆ）に示すよ
うにフォトレジスト７を除去した後、よう素のよう化カ
リウム溶液によりＰｄ膜４，Ａｕ膜５をウェットエッチ
ングし、（ｇ）に示すように半田１０の融点（１８３度
）よりも高い温度にて熱処理することにより半田をリフ
ローし、半田バンプを成形するとともに、Ｉｎを半田の
内部に拡散させ、Ｓｎ，Ｐｂ，Ｉｎ合金を作る。以上の
工程により半田バンプを形成することができる。
【００２９】実施例４においては、Ｉｎ，Ｐｂ，Ｓｎ合
金により半田を形成するためにＳｎ，Ｐｂよりも低い融
点を持つ半田バンプを形成することができる。従って、
半田バンプを形成する配線基板だけを高温に加熱し、超
伝導集積回路チップを本半田バンプに実装するときには
低温で半田を溶融することができるため、超伝導集積回
路の特性は変化せず、信頼性の高い実装技術を提供する
ことができる。またＩｎ層１１の厚さを変えることでＩ
ｎの含有率を容易に制御することができ、半田バンプの
融点を制御することができる。また本実施例では半田バ
ンプをリフトオフ工程なしに形成することができるため
にフォトレジスト７の膜厚を半田バンプの高さ程度に厚
くする必要がなく、実装密度を高めた半田バンプを形成
することができる。また、Ｉｎ層１１は電解メッキ法に
より選択的に堆積するので、半田を形成した後のウェッ
トエッチング処理が容易になる。
【００３０】（実施例５）図５は、本発明の実施例５を
工程順に示す断面図である。図において、１は電極であ
るＮｂ膜、２はＮｂ膜を平坦化のためのＳｉＯ２膜、３
は接続部分以外のＮｂ膜１を絶縁するＳｉＯ２膜、４は
密着金属層としてのＰｄ膜、５は半田拡散防止層及びＰ
ｄ膜の表面保護のためのＡｕ膜、７は半田付着部分を規
定するフォトレジスト、５１は電解メッキ法により形成
されたＳｎ、５２は電解メッキ法により形成されたＰｂ
、１１は電解メッキ法により形成されたＩｎ層、１２は
該半田をリフローして成形した半田バンプを示す。
【００３１】図５（ａ）に示すように、例えば反応性イ
オンエッチング（ＲＩＥ）法により電極及び配線パター
ンを形成したＮｂ膜１をＳｉＯ２膜２を用いて平坦化し
、（ｂ）に示すように半田を付着する部分以外の場所を
ＳｉＯ２膜３で覆う。その後（ｃ）に示すように、ウェ
ハー全面のＳｉＯ２膜３及びＮｂ膜１の上部に密着金属
としてＰｄ膜４を、半田拡散防止膜としてＡｕ膜５をそ
れぞれ堆積する。次に（ｄ）に示すようにＡｕ膜５の上
部にフォトレジスト７を塗布し、半田付着部分をパター
ニングし、（ｅ）に示すようにバリア材料（Ａｕ膜５と
Ｐｄ膜４）を電流パスとした電解メッキ法によりＩｎ層
１１を堆積した後、同じく電解メッキ法によりＳｎ５１
及びＰｂ５２を別々に積層する。その後（ｆ）に示すよ
うにフォトレジスト７を除去した後、よう素のよう化カ
リウム溶液によりＰｄ膜４，Ａｕ膜５をウェットエッチ
ングし、（ｇ）に示すように高温（例えば２００度）で
熱処理することによりＩｎ，Ｓｎ，Ｐｂを合金化した後
、合金化した半田をリフローし、半田バンプを成形する
。
【００３２】実施例５においては、Ｉｎ，Ｐｂ，Ｓｎ合
金により半田を形成するためにＳｎ，Ｐｂよりも低い融
点を持つ半田バンプを形成することができる。従って、
半田バンプを形成する配線基板だけを高温に加熱し、超
伝導集積回路チップを本半田バンプに実装するときには
低温で半田を溶融することができるため、超伝導集積回
路の特性は変化せず、信頼性の高い実装技術を提供する
ことができる。またＩｎ層１１，Ｐｂ５２，Ｓｎ５１の
厚さを変えることで合金内の合成比を容易に制御するこ
とができ、半田バンプの融点を制御することが可能とな
る。また、本実施例では半田バンプをリフトオフ工程な
しに形成することができるためにフォトレジスト７の膜
厚を半田バンプの高さ程度に厚くする必要がなく、実装
密度を高めた半田バンプを形成することができる。また
、Ｉｎ層１１は電解メッキ法により選択的に堆積するの
で半田を形成した後のウェットエッチング処理が容易に
なる。
【００３３】（実施例６）図６は、本発明の実施例６を
工程順に示す断面図である。図において、１は電極であ
るＮｂ膜、２はＮｂ膜を平坦化のためのＳｉＯ２膜、３
は接続部分以外のＮｂ膜１を絶縁するＳｉＯ２膜、４は
密着金属層としてのＰｄ膜、５は半田拡散防止層及びＰ
ｄ膜の表面保護のためのＡｕ膜、７は半田付着部分を規
定するフォトレジスト、６１は電解メッキ法により形成
されたＰｂ、１１は電解メッキ法により形成されたＩｎ
層、６２は該半田をリフローして成形した半田バンプを
示す。
【００３４】図６（ａ）に示すように、例えば反応性イ
オンエッチング（ＲＩＥ）法により電極及び配線パター
ンを形成したＮｂ膜１をＳｉＯ２膜２を用いて平坦化し
、（ｂ）に示すように半田を付着する部分以外の場所を
ＳｉＯ２膜３で覆う。その後（ｃ）に示すようにウェハ
ー全面のＳｉＯ２膜３及びＮｂ膜１の上部に密着金属と
してＰｄ膜４を、半田拡散防止膜としてＡｕ膜５をそれ
ぞれ堆積する。次に（ｄ）に示すようにＡｕ膜５の上部
にフォトレジスト７を塗布し、半田付着部分をパターニ
ングし、（ｅ）に示すようにバリア材料（Ａｕ膜５とＰ
ｄ膜４）を電流パスとした電解メッキ法によりＩｎ層１
１を堆積した後、同じく電解メッキ法によりＰｂ６１を
堆積する。その後（ｆ）に示すようにフォトレジスト７
を除去した後、よう素のよう化カリウム溶液によりＰｄ
膜４，Ａｕ膜５をウェットエッチングし、（ｇ）に示す
ように高温（例えば１６０度）で熱処理することにより
Ｉｎ，Ｐｂを合金化した後、合金化した半田をリフロー
し、半田バンプを成形する。
【００３５】実施例６においては、Ｉｎ，Ｐｂ合金によ
り半田を形成するためにＳｎ，Ｐｂ合金による半田より
も低い融点を持つ半田バンプを形成することができる。 従って、半田バンプを形成する配線基板だけを高温に加
熱し、超伝導集積回路チップを本半田バンプに実装する
ときには低温で半田を溶融することができるため、超伝
導集積回路の特性は変化せず、信頼性の高い実装技術を
提供することができる。また、Ｉｎ層１１，Ｐｂ６１の
厚さを変えることで合金内の合成比を容易に制御するこ
とができ、半田バンプの融点を制御することが可能とな
る。また、本実施例では半田バンプをリフトオフ工程な
しに形成することができるためにフォトレジスト７の膜
厚を半田バンプの高さ程度に厚くする必要がなく、実装
密度を高めた半田バンプを形成することができる。また
、Ｉｎ層１１は電解メッキ法により選択的に堆積するの
で半田を形成した後のウェットエッチング処理が容易に
なる。また、一般にＳｎを含む半田は低温にて脆くなる
と言われており、本実施例に述べた半田バンプはＳｎを
含まないので信頼性の高い半田バンプを形成することが
できる。
【００３６】
【発明の効果】以上説明したように本発明においては、
Ｉｎを含む合金により半田を形成するためにＳｎ，Ｐｂ
よりも低い融点を持つ半田バンプを形成することができ
る。従って、半田バンプを形成する配線基板だけを高温
に加熱し、超伝導集積回路チップを本半田バンプに実装
するときには低温で半田を溶融することができるため、
超伝導集積回路の特性は変化せず、信頼性の高い実装技
術を提供することができる。またＩｎ層の厚さを変える
ことでＩｎの含有率を容易に制御することができ、半田
バンプの融点を制御することができる。また本実施例で
は半田バンプをリフトオフ工程なしに形成することがで
きるためにフォトレジスト７の膜厚を半田バンプの高さ
程度に厚くする必要がなく、実装密度を高めた半田バン
プを形成することができる。
【図面の簡単な説明】
【図１】本発明の実施例１を工程順に示す断面図である
。
【図２】本発明の実施例２を工程順に示す断面図である
。
【図３】本発明の実施例３を工程順に示す断面図である
。
【図４】本発明の実施例４を工程順に示す断面図である
。
【図５】本発明の実施例５を工程順に示す断面図である
。
【図６】本発明の実施例６を工程順に示す断面図である
。
【図７】従来例を工程順に示す断面図である。
【図８】従来例を工程順に示す断面図である。
【符号の説明】
１　　Ｎｂ膜 ２，３　　ＳｉＯ２膜 ４　　Ｐｄ膜 ５　　Ａｕ膜 ６　　Ｉｎ膜 ７　　フォトレジスト ８，１０　　Ｓｎ，Ｐｂを主成分とする半田９，１２，
２３，３２，６２　　リフローして成形した半田バンプ １１　　Ｉｎ層 ２１，３１，５２，６１　　Ｐｂ ２２，５１　　Ｓｎ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】　　超伝導集積回路と同一の基板上に超伝
    導配線及び電極を形成する工程と、該超伝導配線基板全
    面に密着金属層と半田拡散防止層及びインジウム層を堆
    積する工程と、該インジウム層上部にレジストにより被
    接続部分を形成し、錫と鉛を主成分とする半田を電解め
    っき法により該被接続部分上部に堆積する工程と、前記
    レジストを剥離し、前記半田が付着していない部分の前
    記密着金属層と半田拡散防止層及びインジウム層とを除
    去する工程と、加熱して半球状の半田バンプを形成する
    工程とを含むことを特徴とする超伝導集積回路実装用半
    田バンプ形成方法。
  2. 【請求項２】　　錫と鉛を主成分とする半田を電解めっ
    き法により被接続部分上部に堆積する前記工程に代えて
    、錫，鉛それぞれを別々に電解めっき法により被接続部
    分上部に堆積する工程を含むことを特徴とする請求項１
    に記載の超伝導集積回路実装用半田バンプ形成方法。
  3. 【請求項３】　　錫と鉛を主成分とする半田を電解めっ
    き法により該被接続部分上部に堆積する前記工程に代え
    て、鉛を電解めっき法により被接続部分上部に堆積する
    工程を含むことを特徴とする請求項１に記載の超伝導集
    積回路実装用半田バンプ形成方法。
  4. 【請求項４】　　超伝導集積回路と同一の基板上に超伝
    導配線及び電極を形成する工程と、該超伝導配線基板全
    面に密着金属層と半田拡散防止層とを堆積する工程と、
    該半田拡散防止層上部にレジストにより被接続部分を形
    成する工程と、インジウム及び錫と鉛を主成分とする半
    田を電解めっき法により該被接続部分上部に堆積する工
    程と、前記レジストを剥離し、前記半田が付着していな
    い部分の前記密着金属層と半田拡散防止層を除去する工
    程と、加熱して半球状の半田バンプを形成する工程とを
    含むことを特徴とする超伝導集積回路実装用半田バンプ
    形成方法。
  5. 【請求項５】　　インジウム及び錫と鉛を主成分とする
    半田を電解めっき法により被接続部分上部に堆積する前
    記工程に代えて、インジウム，錫，鉛それぞれを別々に
    電解めっき法により該被接続部分上部に堆積する工程を
    含むことを特徴とする請求項４に記載の超伝導集積回路
    実装用半田バンプ形成方法。
  6. 【請求項６】　　インジウム及び錫と鉛を主成分とする
    半田を電解めっき法により被接続部分上部に堆積する前
    記工程に代えて、インジウム及び鉛を電解めっき法によ
    り該被接続部分上部に堆積する工程を含むことを特徴と
    する請求項４に記載の超伝導集積回路実装用半田バンプ
    形成方法。
JP3005276A 1991-01-21 1991-01-21 超伝導集積回路実装用半田バンプ形成方法 Pending JPH04236469A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3005276A JPH04236469A (ja) 1991-01-21 1991-01-21 超伝導集積回路実装用半田バンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3005276A JPH04236469A (ja) 1991-01-21 1991-01-21 超伝導集積回路実装用半田バンプ形成方法

Publications (1)

Publication Number Publication Date
JPH04236469A true JPH04236469A (ja) 1992-08-25

Family

ID=11606722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3005276A Pending JPH04236469A (ja) 1991-01-21 1991-01-21 超伝導集積回路実装用半田バンプ形成方法

Country Status (1)

Country Link
JP (1) JPH04236469A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196409A (ja) * 2000-01-03 2001-07-19 Motorola Inc 半導体デバイス
JP2008172189A (ja) * 2007-01-05 2008-07-24 National Taiwan Univ Of Science & Technology ハンダボールと基板とのボンディング方法、及びそのボンディング方法を使用したパッケージ構造体の製造方法
JP2016040799A (ja) * 2014-08-12 2016-03-24 国立研究開発法人産業技術総合研究所 実装基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5877266A (ja) * 1981-11-04 1983-05-10 Hitachi Ltd 超電導薄膜機能素子の接続端子用突起電極とその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5877266A (ja) * 1981-11-04 1983-05-10 Hitachi Ltd 超電導薄膜機能素子の接続端子用突起電極とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196409A (ja) * 2000-01-03 2001-07-19 Motorola Inc 半導体デバイス
JP2008172189A (ja) * 2007-01-05 2008-07-24 National Taiwan Univ Of Science & Technology ハンダボールと基板とのボンディング方法、及びそのボンディング方法を使用したパッケージ構造体の製造方法
JP2016040799A (ja) * 2014-08-12 2016-03-24 国立研究開発法人産業技術総合研究所 実装基板

Similar Documents

Publication Publication Date Title
US7449406B2 (en) Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
US5492235A (en) Process for single mask C4 solder bump fabrication
CN1096110C (zh) 含有钛阻挡层的焊料凸点结构及其形成方法
CN100416784C (zh) 形成无铅凸点互连的方法
KR100482721B1 (ko) 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기
JP4704679B2 (ja) 半導体素子のアンダーバンプ金属
US6774495B2 (en) Solder terminal and fabricating method thereof
US5208186A (en) Process for reflow bonding of bumps in IC devices
JPH0642485B2 (ja) ボンデイング・パツド用合金層及びボンデイング・パツド構造体
JPH0145976B2 (ja)
JPH11340265A (ja) 半導体装置及びその製造方法
KR20000076807A (ko) 반도체 소자 및 그 제조 방법
KR20010070397A (ko) 반도체 장치
JPH04133330A (ja) 半導体装置およびその接続方法
JP2643097B2 (ja) 金属コンタクト形成方法
US6897141B2 (en) Solder terminal and fabricating method thereof
US6429046B1 (en) Flip chip device and method of manufacture
JPH0137876B2 (ja)
JPS5850421B2 (ja) 薄膜回路
JPH0697663B2 (ja) 半導体素子の製造方法
CN1103119C (zh) 用于单掩膜c4焊料凸点制造的方法
JPH01238044A (ja) 半導体装置
JPH0760836B2 (ja) ろう付け材料
JPH11135533A (ja) 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法
JP2001352005A (ja) 配線基板および半導体装置