JPH04239716A - Ｖ型ゲート形成方法 - Google Patents
Ｖ型ゲート形成方法Info
- Publication number
- JPH04239716A JPH04239716A JP3006438A JP643891A JPH04239716A JP H04239716 A JPH04239716 A JP H04239716A JP 3006438 A JP3006438 A JP 3006438A JP 643891 A JP643891 A JP 643891A JP H04239716 A JPH04239716 A JP H04239716A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- resist
- substrate
- ion beam
- focused ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体製造工程における
ゲートパターンの形成方法に関し、特に集束イオンビー
ムを用いたゲート形成方法に関するものである。
ゲートパターンの形成方法に関し、特に集束イオンビー
ムを用いたゲート形成方法に関するものである。
【０００２】
【従来の技術】ＧａＡｓＭＥＳＦＥＴなどにおいて動作
速度を向上させるためには、ゲート長の短縮が有効な手
段である。ステッパなどの光露光の実用限界解像度は０
．５μｍ程度であり、さらに微細なゲート電極形成には
電子ビーム露光、あるいは集束イオンビーム露光が用い
られる。
速度を向上させるためには、ゲート長の短縮が有効な手
段である。ステッパなどの光露光の実用限界解像度は０
．５μｍ程度であり、さらに微細なゲート電極形成には
電子ビーム露光、あるいは集束イオンビーム露光が用い
られる。
【０００３】特に集束イオンビーム露光は電子ビーム露
光と比較して、前方および後方散乱による近接効果の影
響を受けにくく、感度が１〜２桁程高くて電荷蓄積の影
響を受けにくいなど微細加工に適している。そのため線
幅０．１μｍ程度の微細ゲートの形成には集束イオンビ
ームによる露光が用いられている。
光と比較して、前方および後方散乱による近接効果の影
響を受けにくく、感度が１〜２桁程高くて電荷蓄積の影
響を受けにくいなど微細加工に適している。そのため線
幅０．１μｍ程度の微細ゲートの形成には集束イオンビ
ームによる露光が用いられている。
【０００４】一方素子性能の向上を計るには、低雑音化
すなわちゲート電極の低抵抗化が重要である。ゲート長
を短縮するとそれにともないゲート断面積が減少し、ゲ
ート抵抗の上昇を招くので、ゲート長の短縮とゲート抵
抗の低抵抗化とを両立させるため、Ｔ型の断面形状を有
するＴ型ゲートが用いられている。
すなわちゲート電極の低抵抗化が重要である。ゲート長
を短縮するとそれにともないゲート断面積が減少し、ゲ
ート抵抗の上昇を招くので、ゲート長の短縮とゲート抵
抗の低抵抗化とを両立させるため、Ｔ型の断面形状を有
するＴ型ゲートが用いられている。
【０００５】従来技術によるＴ型ゲート形成方法を、図
３（ａ）〜（ｅ）を用いて説明する。
３（ａ）〜（ｅ）を用いて説明する。
【０００６】はじめに図３（ａ）に示すように、ＧａＡ
ｓ基板１上にまず厚さ０．３μｍの低感度ＰＭＭＡ（ポ
リメチルメタクリレート）レジスト８を回転塗布し、温
度１７０℃で３０分間ベークする。
ｓ基板１上にまず厚さ０．３μｍの低感度ＰＭＭＡ（ポ
リメチルメタクリレート）レジスト８を回転塗布し、温
度１７０℃で３０分間ベークする。
【０００７】つぎに厚さ０．７μｍの高感度ＰＭＭＡレ
ジスト９を回転塗布し、再び１７０℃で３０分間ベーク
する。
ジスト９を回転塗布し、再び１７０℃で３０分間ベーク
する。
【０００８】つぎにＡｕ−Ｓｉ−Ｂｅ合金イオン源から
得られる２６０ｋｅＶのＢｅ集束イオンビーム４を用い
て、Ｔ型ゲートの上層配線部分を露光する。ここでＢｅ
集束イオンビーム１１の露光量を７．０×１０１２ｉｏ
ｎｓ／ｃｍ２ とすることにより、上層の高感度ＰＭＭ
Ａレジスト９のみが感光し、下層の低感度ＰＭＭＡレジ
スト８は感光しない。
得られる２６０ｋｅＶのＢｅ集束イオンビーム４を用い
て、Ｔ型ゲートの上層配線部分を露光する。ここでＢｅ
集束イオンビーム１１の露光量を７．０×１０１２ｉｏ
ｎｓ／ｃｍ２ とすることにより、上層の高感度ＰＭＭ
Ａレジスト９のみが感光し、下層の低感度ＰＭＭＡレジ
スト８は感光しない。
【０００９】つぎに図３（ｂ）に示すように、Ｂｅ集束
イオンビーム４によりＴ型ゲートの下層配線に当たる部
分を露光する。このとき露光量を３．０×１０１３ｉｏ
ｎｓ／ｃｍ２ とすることにより、上層の高感度ＰＭＭ
Ａレジスト９だけでなく、下層の低感度ＰＭＭＡレジス
ト８まで感光する。
イオンビーム４によりＴ型ゲートの下層配線に当たる部
分を露光する。このとき露光量を３．０×１０１３ｉｏ
ｎｓ／ｃｍ２ とすることにより、上層の高感度ＰＭＭ
Ａレジスト９だけでなく、下層の低感度ＰＭＭＡレジス
ト８まで感光する。
【００１０】つぎに図３（ｃ）に示すように、ＭｉＢＫ
（メチルイソブチルケトン）：ｉＰＡ（イソプロピルア
ルコール）＝１：３の混合液で３分間現像して、Ｔ型の
断面形状を有するレジストパターン８，９が得られる。
（メチルイソブチルケトン）：ｉＰＡ（イソプロピルア
ルコール）＝１：３の混合液で３分間現像して、Ｔ型の
断面形状を有するレジストパターン８，９が得られる。
【００１１】つぎに図３（ｄ）に示すように、ゲート電
極金属となる厚さ０．４μｍのＡｕ６を蒸着する。
極金属となる厚さ０．４μｍのＡｕ６を蒸着する。
【００１２】つぎに図３（ｅ）に示すように、アセトン
中でリフトオフして、Ｔ型の断面形状を有するＴ型ゲー
ト６を形成する。
中でリフトオフして、Ｔ型の断面形状を有するＴ型ゲー
ト６を形成する。
【００１３】
【発明が解決しようとする課題】従来技術によるＴ型ゲ
ートは、上部配線と下部配線との間に大きな段差がある
ので、図３（ｅ）に示すようにゲート金属の蒸着時に配
線内部に空洞１０を生じ易い。この空洞１０がゲート配
線抵抗の上昇や断線などの原因となり、素子の信頼性を
低下させる。
ートは、上部配線と下部配線との間に大きな段差がある
ので、図３（ｅ）に示すようにゲート金属の蒸着時に配
線内部に空洞１０を生じ易い。この空洞１０がゲート配
線抵抗の上昇や断線などの原因となり、素子の信頼性を
低下させる。
【００１４】さらにゲート長の短縮により、Ｔ型ゲート
の下部配線幅は非常に微細になり、微細な配線開口部へ
のゲート金属の蒸着が困難になるという問題があった。
の下部配線幅は非常に微細になり、微細な配線開口部へ
のゲート金属の蒸着が困難になるという問題があった。
【００１５】そこでＶ型の断面形状を有するＶ型ゲート
が考案されたが、これまでにＶ型ゲートを精度良く形成
する手段はなかった。
が考案されたが、これまでにＶ型ゲートを精度良く形成
する手段はなかった。
【００１６】本発明の目的は、従来形成が困難であった
Ｖ型の断面形状を有するゲートパターンの形成方法を提
供することにある。
Ｖ型の断面形状を有するゲートパターンの形成方法を提
供することにある。
【００１７】
【課題を解決するための手段】本発明のＶ型ゲート形成
方法は、集束イオンビーム露光を用いた基板上へのゲー
ト形成において、基板上にポジ型レジストを塗布する工
程と、前記基板およびポジ型レジストに対して斜めに入
射する集束イオンビームにより前記レジストを露光し現
像する工程と、ゲート金属を蒸着する工程と、有機膜お
よびＳＯＧ膜のうち１つを塗布して平坦化する工程と、
全面をエッチバックする工程とからなるものである。
方法は、集束イオンビーム露光を用いた基板上へのゲー
ト形成において、基板上にポジ型レジストを塗布する工
程と、前記基板およびポジ型レジストに対して斜めに入
射する集束イオンビームにより前記レジストを露光し現
像する工程と、ゲート金属を蒸着する工程と、有機膜お
よびＳＯＧ膜のうち１つを塗布して平坦化する工程と、
全面をエッチバックする工程とからなるものである。
【００１８】
【作用】微細パターン形成手段としての集束イオンビー
ムを用いたレジスト露光は、電子ビームによるレジスト
露光と比較して、前方および後方散乱による近接効果の
影響が小さく、電子ビーム露光では形成できない微細な
平面寸法と、垂直なパターン側面を実現することができ
る。
ムを用いたレジスト露光は、電子ビームによるレジスト
露光と比較して、前方および後方散乱による近接効果の
影響が小さく、電子ビーム露光では形成できない微細な
平面寸法と、垂直なパターン側面を実現することができ
る。
【００１９】図２（ａ），（ｂ）に示すように、基板１
およびレジスト３に対して斜めに入射する集束イオンビ
ーム４で露光することにより、図２（ｃ）に示すように
入射角を正確に反映した、斜め断面形状のレジストパタ
ーン３を形成することができる。
およびレジスト３に対して斜めに入射する集束イオンビ
ーム４で露光することにより、図２（ｃ）に示すように
入射角を正確に反映した、斜め断面形状のレジストパタ
ーン３を形成することができる。
【００２０】はじめにレジストに対して垂直から角度α
だけ傾斜した集束イオンビームを用いてレジストを露光
し、つぎに先の露光とは（垂直から）反対側に角度−α
だけ傾斜した集束イオンビームを用いて再度露光するこ
とにより、Ｖ型の断面形状を有するレジストパターンが
形成される。
だけ傾斜した集束イオンビームを用いてレジストを露光
し、つぎに先の露光とは（垂直から）反対側に角度−α
だけ傾斜した集束イオンビームを用いて再度露光するこ
とにより、Ｖ型の断面形状を有するレジストパターンが
形成される。
【００２１】このあとゲートとなる金属を蒸着しても、
ゲート開口部の蒸着金属とレジスト上の不要な蒸着金属
とが連続しているため、リフトオフによりゲート電極を
形成することができない。そこでゲート金属蒸着のあと
有機膜またはＳＯＧ（スピン・オン・グラス）などで平
坦化し、全面をエッチバックして平坦化膜とともにレジ
スト上の不要な蒸着金属を除去することにより、Ｖ型の
断面形状を有するゲート金属のみを残すことができる。
ゲート開口部の蒸着金属とレジスト上の不要な蒸着金属
とが連続しているため、リフトオフによりゲート電極を
形成することができない。そこでゲート金属蒸着のあと
有機膜またはＳＯＧ（スピン・オン・グラス）などで平
坦化し、全面をエッチバックして平坦化膜とともにレジ
スト上の不要な蒸着金属を除去することにより、Ｖ型の
断面形状を有するゲート金属のみを残すことができる。
【００２２】
【実施例】本発明の一実施例として、線幅０．１μｍの
ＧａＡｓＭＥＳＦＥＴ用Ｖ型ゲートの形成工程について
、図１（ａ）〜（ｆ）を参照して説明する。
ＧａＡｓＭＥＳＦＥＴ用Ｖ型ゲートの形成工程について
、図１（ａ）〜（ｆ）を参照して説明する。
【００２３】はじめに図１（ａ）に示すように、ＧａＡ
ｓ基板１上にポジ型レジストとして厚さ１．０μｍのポ
リメチルメタクリレート（ＰＭＭＡ）２を回転塗布し、
１７０℃、２０分間ベークする。
ｓ基板１上にポジ型レジストとして厚さ１．０μｍのポ
リメチルメタクリレート（ＰＭＭＡ）２を回転塗布し、
１７０℃、２０分間ベークする。
【００２４】つぎに集束イオンビームの集束カラムを垂
直から２０度傾斜させ、Ａｕ−Ｓｉ−Ｂｅ合金イオン源
から得られる、加速エネルギー２６０ｋｅＶのＢｅ集束
イオンビーム４を用いてレジスト２を露光する。ここで
Ｂｅ集束イオンビーム４のビーム径は約１．０μｍとし
、露光量は１．５×１０１３ｉｏｎｓ／ｃｍ２ とした
。
直から２０度傾斜させ、Ａｕ−Ｓｉ−Ｂｅ合金イオン源
から得られる、加速エネルギー２６０ｋｅＶのＢｅ集束
イオンビーム４を用いてレジスト２を露光する。ここで
Ｂｅ集束イオンビーム４のビーム径は約１．０μｍとし
、露光量は１．５×１０１３ｉｏｎｓ／ｃｍ２ とした
。
【００２５】つぎに図１（ｂ）に示すように、集束イオ
ンビームの集束カラムを垂直から反対側に２０度傾斜さ
せ、再度同一加速エネルギーと露光量で露光する。
ンビームの集束カラムを垂直から反対側に２０度傾斜さ
せ、再度同一加速エネルギーと露光量で露光する。
【００２６】つぎに図１（ｃ）に示すように、メチルイ
ソブチルケトン（ＭｉＢＫ）：イソプロピルアルコール
（ｉＰＡ）＝１：３の混合液で３分間現像して、イソプ
ロピルアルコール（ｉＰＡ）で１分間リンスすることに
より、テーパー角約７０度のＶ型の断面形状を有するレ
ジストパターンが形成された。このとき図１（ｂ）にお
ける未露光領域５は現像時にリフトオフ除去される。
ソブチルケトン（ＭｉＢＫ）：イソプロピルアルコール
（ｉＰＡ）＝１：３の混合液で３分間現像して、イソプ
ロピルアルコール（ｉＰＡ）で１分間リンスすることに
より、テーパー角約７０度のＶ型の断面形状を有するレ
ジストパターンが形成された。このとき図１（ｂ）にお
ける未露光領域５は現像時にリフトオフ除去される。
【００２７】つぎに図１（ｄ）に示すように、ゲート電
極金属となる厚さ０．５μｍのＡｕ６を蒸着してから、
平坦化のため厚さ１．５μｍのＳＯＧ（スピン・オン・
グラス）７を回転塗布し、２００℃にて３０分間ベーク
する。
極金属となる厚さ０．５μｍのＡｕ６を蒸着してから、
平坦化のため厚さ１．５μｍのＳＯＧ（スピン・オン・
グラス）７を回転塗布し、２００℃にて３０分間ベーク
する。
【００２８】つぎに図１（ｅ）に示すように、レジスト
２上の不要なＡｕ蒸着膜６を除去するため、Ａｒイオン
ミリングによりＳＯＧ膜７とＡｕ蒸着膜６との膜厚を合
わせて深さ２．０μｍエッチングする。Ａｒイオンミリ
ングの電流密度は０．５Ａ／ｃｍ２ 、加速エネルギー
は５００ｅＶ、エッチング時間は１０分間とした。
２上の不要なＡｕ蒸着膜６を除去するため、Ａｒイオン
ミリングによりＳＯＧ膜７とＡｕ蒸着膜６との膜厚を合
わせて深さ２．０μｍエッチングする。Ａｒイオンミリ
ングの電流密度は０．５Ａ／ｃｍ２ 、加速エネルギー
は５００ｅＶ、エッチング時間は１０分間とした。
【００２９】つぎに図１（ｆ）に示すように、アセトン
で基板１上に残留したポリメチルメタクリレート２を除
去することにより、従来形成できなかったＶ型の断面形
状を有するゲートパターン６が形成された。
で基板１上に残留したポリメチルメタクリレート２を除
去することにより、従来形成できなかったＶ型の断面形
状を有するゲートパターン６が形成された。
【００３０】ゲート電極のＧａＡｓ基板面との接触面の
幅（ゲート長）は０．１μｍであり、Ｖ型の断面形状を
有するので、ゲート抵抗を小さくすることができた。従
来のＴ型ゲートと比較して、ゲートパターンの側壁がな
だらかな形状になったので、電極金属蒸着時に電極内部
に空洞が生じることはなくなった。
幅（ゲート長）は０．１μｍであり、Ｖ型の断面形状を
有するので、ゲート抵抗を小さくすることができた。従
来のＴ型ゲートと比較して、ゲートパターンの側壁がな
だらかな形状になったので、電極金属蒸着時に電極内部
に空洞が生じることはなくなった。
【００３１】本発明は本実施例のＧａＡｓＭＥＳＦＥＴ
におけるＶ型リフトオフゲート形成に限定されることな
く、種々のデバイスの集束イオンビーム露光によるＶ型
リフトオフゲート形成にも適用することができる。
におけるＶ型リフトオフゲート形成に限定されることな
く、種々のデバイスの集束イオンビーム露光によるＶ型
リフトオフゲート形成にも適用することができる。
【００３２】本実施例で用いた集束カラムを傾斜させる
方法の代りに、レジストが塗布された基板を傾斜させる
方法あるいはこの両方を併用することもできる。傾斜角
度は所望のテーパー角のレジストパターンが得られる角
度とすることができる。
方法の代りに、レジストが塗布された基板を傾斜させる
方法あるいはこの両方を併用することもできる。傾斜角
度は所望のテーパー角のレジストパターンが得られる角
度とすることができる。
【００３３】本実施例では集束イオンビーム露光工程に
Ａｕ−Ｓｉ−Ｂｅ合金イオン源から得られる加速エネル
ギー２６０ｋｅＶのＢｅ集束イオンビームを用いたが、
他の加速エネルギーおよび他のＬｉ、Ｇａ、Ａｕなどの
単体金属イオン源、Ａｕ−Ｓｉ、Ｐｔ−Ｓｂ、Ｐｂ−Ｎ
ｉ−Ｂなどの合金イオン源、あるいはＨｅ、Ｈ２ 、Ｏ
２ 、Ｆ２ 等のガスイオン源から得られるイオン種の
集束イオンビームを用いることができる。集束イオンビ
ーム露光の露光量は１．５×１０１３ｉｏｎｓ／ｃｍ２
としたが、レジストに潜像を形成し、イオン衝撃によ
るレジストの膜減りが起こらない範囲であれば任意の露
光量とすることができる。
Ａｕ−Ｓｉ−Ｂｅ合金イオン源から得られる加速エネル
ギー２６０ｋｅＶのＢｅ集束イオンビームを用いたが、
他の加速エネルギーおよび他のＬｉ、Ｇａ、Ａｕなどの
単体金属イオン源、Ａｕ−Ｓｉ、Ｐｔ−Ｓｂ、Ｐｂ−Ｎ
ｉ−Ｂなどの合金イオン源、あるいはＨｅ、Ｈ２ 、Ｏ
２ 、Ｆ２ 等のガスイオン源から得られるイオン種の
集束イオンビームを用いることができる。集束イオンビ
ーム露光の露光量は１．５×１０１３ｉｏｎｓ／ｃｍ２
としたが、レジストに潜像を形成し、イオン衝撃によ
るレジストの膜減りが起こらない範囲であれば任意の露
光量とすることができる。
【００３４】実施例ではポジ型レジストと現像液の組み
合わせとして、ポリメチルメタクリレート（ＰＭＭＡ）
とメチルイソブチルケトン（ＭｉＢＫ）：イソプロピル
アルコール（ｉＰＡ）＝１：３の混合液を用いたが、こ
れは他のノボラック系ポジ型レジスト（例えばシプレイ
社製ＭＰ２４００）と水酸化カリウム飽和水溶液（例え
ばシプレイ社製ＭＰ２４０１）：Ｈ２ Ｏ＝１：４の組
み合わせなど、他のポジ型レジストと現像液の組み合わ
せを用いることもできる。
合わせとして、ポリメチルメタクリレート（ＰＭＭＡ）
とメチルイソブチルケトン（ＭｉＢＫ）：イソプロピル
アルコール（ｉＰＡ）＝１：３の混合液を用いたが、こ
れは他のノボラック系ポジ型レジスト（例えばシプレイ
社製ＭＰ２４００）と水酸化カリウム飽和水溶液（例え
ばシプレイ社製ＭＰ２４０１）：Ｈ２ Ｏ＝１：４の組
み合わせなど、他のポジ型レジストと現像液の組み合わ
せを用いることもできる。
【００３５】ゲート電極金属としてＡｕを用いたが、Ｐ
ｔ、Ａｕ−Ｓｉ、Ｗ、ｐｏｌｙＳｉなど他の配線材料を
用いることもできる。
ｔ、Ａｕ−Ｓｉ、Ｗ、ｐｏｌｙＳｉなど他の配線材料を
用いることもできる。
【００３６】さらに本実施例では平坦化膜としてＳＯＧ
（スピン・オン・グラス）を用い、Ａｒイオンミリング
によりエッチバックを行なったが、フォトレジスト、ポ
リイミドなど他の平坦化材料を用い、ＣＦ４ ＲＩＥな
ど他の平坦化膜と、電極金属が等速でエッチングされる
エッチング方法を用いてエッチバックすることもできる
。
（スピン・オン・グラス）を用い、Ａｒイオンミリング
によりエッチバックを行なったが、フォトレジスト、ポ
リイミドなど他の平坦化材料を用い、ＣＦ４ ＲＩＥな
ど他の平坦化膜と、電極金属が等速でエッチングされる
エッチング方法を用いてエッチバックすることもできる
。
【００３７】
【発明の効果】集束イオンビーム露光を用いた基板上へ
のゲート形成において、基板上にポジ型レジストを塗布
してから、基板およびポジ型レジストに対して斜めに入
射する集束イオンビームにより露光し、現像してからゲ
ート金属を蒸着し、有機膜またはＳＯＧ膜を塗布して平
坦化してからエッチバックしてＶ型ゲートを形成する。
のゲート形成において、基板上にポジ型レジストを塗布
してから、基板およびポジ型レジストに対して斜めに入
射する集束イオンビームにより露光し、現像してからゲ
ート金属を蒸着し、有機膜またはＳＯＧ膜を塗布して平
坦化してからエッチバックしてＶ型ゲートを形成する。
【００３８】その結果従来形成できなかったＶ型の断面
形状のＶ型リフトオフゲートを精度および再現性良く形
成することができた。
形状のＶ型リフトオフゲートを精度および再現性良く形
成することができた。
【図１】本発明の一実施例を工程順に示す断面図である
。
。
【図２】斜めに入射する集束イオンビームによる露光を
説明する断面図である。
説明する断面図である。
【図３】従来技術によるＴ型ゲートの形成方法を工程順
に示す断面図である。
に示す断面図である。
１ ＧａＡｓ基板
２ ポリメチルメタクリレート
３ レジスト
４ Ｂｅ集束イオンビーム
５ 未露光領域
６ Ａｕ
７ ＳＯＧ
８ 低感度ＰＭＭＡレジスト
９ 高感度ＰＭＭＡレジスト
１０ 空洞
Claims (1)
- 【請求項１】 集束イオンビーム露光を用いた基板上
へのゲート形成において、基板上にポジ型レジストを塗
布する工程と、前記基板およびポジ型レジストに対して
斜めに入射する集束イオンビームにより前記レジストを
露光し現像する工程と、ゲート金属を蒸着する工程と、
有機膜およびＳＯＧ膜のうち１つを塗布して平坦化する
工程と、全面をエッチバックする工程とからなることを
特徴とするＶ型ゲート形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006438A JPH04239716A (ja) | 1991-01-23 | 1991-01-23 | Ｖ型ゲート形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006438A JPH04239716A (ja) | 1991-01-23 | 1991-01-23 | Ｖ型ゲート形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04239716A true JPH04239716A (ja) | 1992-08-27 |
Family
ID=11638407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006438A Pending JPH04239716A (ja) | 1991-01-23 | 1991-01-23 | Ｖ型ゲート形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04239716A (ja) |
-
1991
- 1991-01-23 JP JP3006438A patent/JPH04239716A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6255035B1 (en) | Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices | |
| CN104882373B (zh) | 晶体管t形栅的制造方法 | |
| JPS6323657B2 (ja) | ||
| JPS6355208B2 (ja) | ||
| JPH01500946A (ja) | 電界効果トランジスタ用ｔゲート電極およびそれを形成する電界効果トランジスタ | |
| US4529686A (en) | Method for the manufacture of extremely fine structures | |
| JP2532589B2 (ja) | 微細パタ―ン形成方法 | |
| JP3041625B2 (ja) | マルチレベル・レジストの製造プロセス | |
| US5693548A (en) | Method for making T-gate of field effect transistor | |
| JPH05206025A (ja) | 微細加工方法 | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JP3237082B2 (ja) | レジストパターンの形成方法 | |
| US4826754A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JPH0467333B2 (ja) | ||
| JPH03235331A (ja) | グレーティングパターン形成方法 | |
| JP2664736B2 (ja) | 半導体装置用電極の形成方法 | |
| JP3082469B2 (ja) | ゲート電極の形成方法 | |
| JPH04305912A (ja) | Ｖ型ゲート形成方法 | |
| JP3081361B2 (ja) | 半導体装置の製造方法 | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0684950A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0149015B2 (ja) | ||
| JPH0534512A (ja) | グレーテイングパターン形成方法 | |
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JP3271185B2 (ja) | 反射防止膜の製造方法 |