JPH04239751A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH04239751A JPH04239751A JP614191A JP614191A JPH04239751A JP H04239751 A JPH04239751 A JP H04239751A JP 614191 A JP614191 A JP 614191A JP 614191 A JP614191 A JP 614191A JP H04239751 A JPH04239751 A JP H04239751A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- wiring
- interconnections
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 50
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 239000011229 interlayer Substances 0.000 abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の製造方
法に関し、特に同一配線層の隣接配線間に生じる電気的
干渉を防止する半導体集積回路の製造方法に関するもの
である。
法に関し、特に同一配線層の隣接配線間に生じる電気的
干渉を防止する半導体集積回路の製造方法に関するもの
である。
【０００２】
【従来の技術】半導体集積回路の高速化、高集積化にと
もない、素子の微細化とともに配線の微細化、多層化が
進んでいる。
もない、素子の微細化とともに配線の微細化、多層化が
進んでいる。
【０００３】従来技術による２層配線の製造工程につい
て、図１４〜図１６を参照して説明する。
て、図１４〜図１６を参照して説明する。
【０００４】はじめに図１４に示すように、拡散層形成
済みの半導体基板１にＣＶＤ法により酸化シリコン膜か
らなる第１絶縁膜２を堆積してから、選択的に開口（図
示せず）を形成する。
済みの半導体基板１にＣＶＤ法により酸化シリコン膜か
らなる第１絶縁膜２を堆積してから、選択的に開口（図
示せず）を形成する。
【０００５】つぎにスパッタ法あるいは蒸着法によりア
ルミニウムを堆積してから選択エッチングすることによ
り、下層配線３を形成する。
ルミニウムを堆積してから選択エッチングすることによ
り、下層配線３を形成する。
【０００６】つぎに図１５に示すように、ポリイミドな
どからなる層間絶縁膜６を回転塗布し、熱処理して平坦
化する。
どからなる層間絶縁膜６を回転塗布し、熱処理して平坦
化する。
【０００７】つぎに図１６に示すように、選択的に下層
配線３に達する開口７を形成し、配線金属を堆積してか
らパターニングすることにより上層配線８を形成する。
配線３に達する開口７を形成し、配線金属を堆積してか
らパターニングすることにより上層配線８を形成する。
【０００８】
【発明が解決しようとする課題】配線の微細化が進んで
、配線幅が配線膜厚に近づいて隣接配線間隔が狭くなっ
ている。そのため配線による寄生容量のうち、隣接配線
間容量の占める割合が増大し同一層内配線相互の占める
割合が増大し、配線相互の電気的干渉（クロストーク）
を生じている。
、配線幅が配線膜厚に近づいて隣接配線間隔が狭くなっ
ている。そのため配線による寄生容量のうち、隣接配線
間容量の占める割合が増大し同一層内配線相互の占める
割合が増大し、配線相互の電気的干渉（クロストーク）
を生じている。
【０００９】例えば下層アルミニウム配線が膜厚１．０
μｍ、幅１．０μｍ、間隔１．０μｍとすると、上層ア
ルミニウム配線と交差しない部分で全寄生容量の５０％
以上を隣接下層配線間容量が占めることになる。
μｍ、幅１．０μｍ、間隔１．０μｍとすると、上層ア
ルミニウム配線と交差しない部分で全寄生容量の５０％
以上を隣接下層配線間容量が占めることになる。
【００１０】
【課題を解決するための手段】本発明の半導体集積回路
の製造方法は、半導体基板の一主面に多層配線構造を形
成する工程において、最上層配線を除く任意の配線を形
成する工程と、全面に該配線の最小間隔の半分以下の厚
さの絶縁膜を堆積する工程と、全面にシールド層となる
導体を堆積してから異方性エッチングでエッチバックす
ることにより、前記絶縁膜を隔てた前記配線の側面に前
記導体からなる側壁を残す工程とを含むものである。
の製造方法は、半導体基板の一主面に多層配線構造を形
成する工程において、最上層配線を除く任意の配線を形
成する工程と、全面に該配線の最小間隔の半分以下の厚
さの絶縁膜を堆積する工程と、全面にシールド層となる
導体を堆積してから異方性エッチングでエッチバックす
ることにより、前記絶縁膜を隔てた前記配線の側面に前
記導体からなる側壁を残す工程とを含むものである。
【００１１】
【実施例】本発明の第１の実施例について、図１の平面
図とそのＡ−Ｂ断面図である図２〜図７を参照して説明
する。
図とそのＡ−Ｂ断面図である図２〜図７を参照して説明
する。
【００１２】はじめに図２に示すように、拡散層形成済
みの半導体基板１にＣＶＤ法により酸化シリコン膜から
なる第１絶縁膜２を堆積し、選択的に開口（図示せず）
を形成する。
みの半導体基板１にＣＶＤ法により酸化シリコン膜から
なる第１絶縁膜２を堆積し、選択的に開口（図示せず）
を形成する。
【００１３】つぎにスパッタ法により厚さ１．０μｍの
アルミニウムを堆積してからパターニングすることによ
り、下層配線３を形成する。
アルミニウムを堆積してからパターニングすることによ
り、下層配線３を形成する。
【００１４】つぎに図３に示すように、下層配線３の最
小間隔の半分以下の膜厚の酸化シリコン膜からなる第２
絶縁膜４を堆積する。
小間隔の半分以下の膜厚の酸化シリコン膜からなる第２
絶縁膜４を堆積する。
【００１５】つぎに図４に示すように、ステップカバレ
ージの優れたＣＶＤ法による厚さ０．５〜１．０μｍの
タングステン膜からなるシールド層５を堆積する。
ージの優れたＣＶＤ法による厚さ０．５〜１．０μｍの
タングステン膜からなるシールド層５を堆積する。
【００１６】つぎに図５に示すように、選択的にフォト
レジスト１０を形成する。
レジスト１０を形成する。
【００１７】つぎに図６に示すように、Ｃｌ２ ／Ｏ２
混合ガスを用いた異方性エッチングにより、シールド
層５をエッチバックして第２絶縁膜４の側面およびフォ
トレジスト１０で覆った領域のシールド層５を残す。下
層配線３に対して第２絶縁膜４を挟んでシールド層５が
自己整合的に形成される。
混合ガスを用いた異方性エッチングにより、シールド
層５をエッチバックして第２絶縁膜４の側面およびフォ
トレジスト１０で覆った領域のシールド層５を残す。下
層配線３に対して第２絶縁膜４を挟んでシールド層５が
自己整合的に形成される。
【００１８】つぎに図７に示すように、フォトレジスト
１０を除去してから、ポリイミドを回転塗布して熱処理
することにより平坦化して、層間絶縁膜６を形成する。
１０を除去してから、ポリイミドを回転塗布して熱処理
することにより平坦化して、層間絶縁膜６を形成する。
【００１９】つぎに下層配線３およびシールド層５に達
する開口７を選択的に形成し、厚さ１．０μｍのアルミ
ニウムを堆積してからパターニングすることにより、下
層配線３およびシールド層５と接続する上層配線８を形
成する。
する開口７を選択的に形成し、厚さ１．０μｍのアルミ
ニウムを堆積してからパターニングすることにより、下
層配線３およびシールド層５と接続する上層配線８を形
成する。
【００２０】シールド層５を設けることにより、配線幅
１．０μｍ、配線間隔１．０μｍのときの隣接配線間の
容量性結合を１０％以下にすることができる。
１．０μｍ、配線間隔１．０μｍのときの隣接配線間の
容量性結合を１０％以下にすることができる。
【００２１】つぎに本発明の第２の実施例について、図
８〜図１３の断面図を参照して説明する。
８〜図１３の断面図を参照して説明する。
【００２２】はじめに図８に示すように、拡散層形成済
みの半導体基板１にＣＶＤ法によりり酸化シリコン膜か
らなる第１絶縁膜２を堆積し、選択的に開口（図示せず
）を形成する。
みの半導体基板１にＣＶＤ法によりり酸化シリコン膜か
らなる第１絶縁膜２を堆積し、選択的に開口（図示せず
）を形成する。
【００２３】つぎにスパッタ法により下層配線になる厚
さ１．０μｍのアルミニウム３ａを堆積する。
さ１．０μｍのアルミニウム３ａを堆積する。
【００２４】つぎに厚さ０．５μｍのプラズマ窒化シリ
コン膜からなる第３絶縁膜９を堆積する。
コン膜からなる第３絶縁膜９を堆積する。
【００２５】つぎに図９に示すように、フォトリソグラ
フィーにより第３絶縁膜９をパターニングしたのち、第
３絶縁膜９をマスクとしてアルミニウム３ａをエッチン
グすることにより、アルミニウム３ａからなる下層配線
３を形成する。
フィーにより第３絶縁膜９をパターニングしたのち、第
３絶縁膜９をマスクとしてアルミニウム３ａをエッチン
グすることにより、アルミニウム３ａからなる下層配線
３を形成する。
【００２６】つぎに下層配線３の最小間隔の半分以下の
膜厚のプラズマ酸化シリコン膜からなる第２絶縁膜４を
堆積する。
膜厚のプラズマ酸化シリコン膜からなる第２絶縁膜４を
堆積する。
【００２７】つぎに図１０に示すように、ＣＦ４ を用
いたＲＩＥ法などの異方性エッチングにより第２絶縁膜
９をエッチバックして、下層配線３および第３絶縁膜９
の側面に第２絶縁膜４を残す。
いたＲＩＥ法などの異方性エッチングにより第２絶縁膜
９をエッチバックして、下層配線３および第３絶縁膜９
の側面に第２絶縁膜４を残す。
【００２８】つぎにＣＶＤ法による厚さ０．５〜１．０
μｍのタングステン膜からなるシールド層５を堆積する
。
μｍのタングステン膜からなるシールド層５を堆積する
。
【００２９】つぎに図１１に示すように、選択的にフォ
トレジスト１０を形成する。
トレジスト１０を形成する。
【００３０】つぎに図１２に示すように、シールド層５
をエッチバックして第２絶縁膜４の側面およびフォトレ
ジスト１０で覆った領域のシールド層５を残す。
をエッチバックして第２絶縁膜４の側面およびフォトレ
ジスト１０で覆った領域のシールド層５を残す。
【００３１】つぎに図１３に示すように、フォトレジス
ト１０を除去してから、ポリイミドからなる層間絶縁膜
６を形成する。
ト１０を除去してから、ポリイミドからなる層間絶縁膜
６を形成する。
【００３２】つぎに下層配線３およびシールド層５に達
する開口７を選択的に形成し、下層配線３およびシール
ド層５と接続する上層配線８を形成する。
する開口７を選択的に形成し、下層配線３およびシール
ド層５と接続する上層配線８を形成する。
【００３３】本実施例ではシールド層５が下層配線３の
底部まで覆うことができるので、さらに優れたシールド
効果を得ることができる。
底部まで覆うことができるので、さらに優れたシールド
効果を得ることができる。
【００３４】また第１の実施例、第２の実施例とも特に
クロストークが素子特性に影響を与える配線の側面のシ
ールド層のみにコンタクト開口を形成すれば良く、その
他のシールド層にはコンタクト開口を形成する必要はな
い。
クロストークが素子特性に影響を与える配線の側面のシ
ールド層のみにコンタクト開口を形成すれば良く、その
他のシールド層にはコンタクト開口を形成する必要はな
い。
【００３５】
【発明の効果】層間絶縁膜に埋め込まれた下層配線の側
面に自己整合的に、絶縁膜を隔ててシールド層を形成し
ている。その結果、配線の微細化を制約することなく、
配線相互間の電気的干渉（クロストーク）のない、信頼
性の高い多層配線を実現することができた。
面に自己整合的に、絶縁膜を隔ててシールド層を形成し
ている。その結果、配線の微細化を制約することなく、
配線相互間の電気的干渉（クロストーク）のない、信頼
性の高い多層配線を実現することができた。
【図１】本発明の第１の実施例を示す平面図である。
【図２】本発明の第１の実施例を示す断面図である。
【図３】本発明の第１の実施例を示す断面図である。
【図４】本発明の第１の実施例を示す断面図である。
【図５】本発明の第１の実施例を示す断面図である。
【図６】本発明の第１の実施例を示す断面図である。
【図７】本発明の第１の実施例を示す断面図である。
【図８】本発明の第２の実施例を示す断面図である。
【図９】本発明の第２の実施例を示す断面図である。
【図１０】本発明の第２の実施例を示す断面図である。
【図１１】本発明の第２の実施例を示す断面図である。
【図１２】本発明の第２の実施例を示す断面図である。
【図１３】本発明の第２の実施例を示す断面図である。
【図１４】従来技術による２層配線の製造工程を示す断
面図である。
面図である。
【図１５】従来技術による２層配線の製造工程を示す断
面図である。
面図である。
【図１６】従来技術による２層配線の製造工程を示す断
面図である。
面図である。
１ 半導体基板
２ 第１絶縁膜
３ 下層配線
３ａ アルミニウム
４ 第２絶縁膜
５ シールド層
６ 層間絶縁膜
７ 開口
８ 上層配線
９ 第３絶縁膜
１０ フォトレジスト
Claims (1)
- 【請求項１】 半導体基板の一主面に多層配線構造を
形成する工程において、最上層配線を除く任意の配線を
形成する工程と、全面に該配線の最小間隔の半分以下の
厚さの絶縁膜を堆積する工程と、全面にシールド層とな
る導体を堆積してから異方性エッチングでエッチバック
することにより、前記絶縁膜を隔てた前記配線の側面に
前記導体からなる側壁を残す工程とを含むことを特徴と
する半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP614191A JPH04239751A (ja) | 1991-01-23 | 1991-01-23 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP614191A JPH04239751A (ja) | 1991-01-23 | 1991-01-23 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04239751A true JPH04239751A (ja) | 1992-08-27 |
Family
ID=11630237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP614191A Pending JPH04239751A (ja) | 1991-01-23 | 1991-01-23 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04239751A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021837A (ja) * | 2006-07-13 | 2008-01-31 | Nec Electronics Corp | 半導体集積回路とその製造方法 |
| US9786976B2 (en) | 2015-06-24 | 2017-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transmission line design and method, where high-k dielectric surrounds the transmission line for increased isolation |
-
1991
- 1991-01-23 JP JP614191A patent/JPH04239751A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021837A (ja) * | 2006-07-13 | 2008-01-31 | Nec Electronics Corp | 半導体集積回路とその製造方法 |
| US9786976B2 (en) | 2015-06-24 | 2017-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transmission line design and method, where high-k dielectric surrounds the transmission line for increased isolation |
| US10530030B2 (en) | 2015-06-24 | 2020-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having first and second transmission lines with a high-K dielectric material disposed between the first and second transmission lines |
| US11258151B2 (en) | 2015-06-24 | 2022-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a high-k dielectric material disposed beyween first and second transmission lines and a dielectric directly contacting the high-k dielectric material |
| US11664566B2 (en) | 2015-06-24 | 2023-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method, where a dielectric material directly contacts a high-k dielectric material and first and second transmission lines |
| US12272855B2 (en) | 2015-06-24 | 2025-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and methods, where first and second transmission lines are surrounded by first and second high-k dielectric materials |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6891219B2 (en) | Metal-insulator-metal capacitor formed by damascene processes between metal interconnect layers and method of forming same | |
| EP0680084A1 (en) | Self-aligned via using low permittivity dielectric | |
| JP3715502B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06125013A (ja) | 半導体装置及びその製造方法 | |
| US5856707A (en) | Vias and contact plugs with an aspect ratio lower than the aspect ratio of the structure in which they are formed | |
| JPH08306774A (ja) | 半導体装置及びその製造方法 | |
| JP2000100938A (ja) | 半導体装置の多層配線構造 | |
| US5924006A (en) | Trench surrounded metal pattern | |
| KR100334986B1 (ko) | 반도체 장치에서의 다층 배선구조 및 그 제조방법 | |
| JPH04239751A (ja) | 半導体集積回路の製造方法 | |
| JP5303139B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63211672A (ja) | 半導体集積回路装置 | |
| US7790602B1 (en) | Method of forming a metal interconnect with capacitive structures that adjust the capacitance of the interconnect | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JP2508831B2 (ja) | 半導体装置 | |
| JP2006049759A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPH10294366A (ja) | 半導体装置及びその製造方法 | |
| JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPH04237151A (ja) | 半導体装置の製造方法 | |
| JPH05335307A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03227519A (ja) | 半導体装置の製造方法 | |
| JPH0474429A (ja) | 半導体装置の製造方法 | |
| JPH0358424A (ja) | 配線接続孔の形成方法 |