JPH04240763A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04240763A JPH04240763A JP3007372A JP737291A JPH04240763A JP H04240763 A JPH04240763 A JP H04240763A JP 3007372 A JP3007372 A JP 3007372A JP 737291 A JP737291 A JP 737291A JP H04240763 A JPH04240763 A JP H04240763A
- Authority
- JP
- Japan
- Prior art keywords
- power
- hole
- oxide film
- interconnection
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関する。
【０００２】
【従来の技術】一般に半導体装置は年々高速化され、且
つ集積度が向上している。
つ集積度が向上している。
【０００３】図２（ａ），（ｂ）は従来の半導体装置の
一例を示す平面図およびＢ−Ｂ′線断面図である。
一例を示す平面図およびＢ−Ｂ′線断面図である。
【０００４】図２（ａ），（ｂ）に示すように、Ｐ型シ
リコン基板１の上面に設けたＮ型ウェル７内にゲート電
極２に整合して設けたＰ型拡散層６と、Ｎ型ウェル以外
の領域に設けたＮ型拡散層８によりＰチャネルＭＯＳＦ
ＥＴ及びＮチャネルＭＯＳＦＥＴを形成し、両トランジ
スタに接続した電源配線９ａ，９ｂと、信号配線３，４
とを酸化シリコン膜５を介して設けていた。
リコン基板１の上面に設けたＮ型ウェル７内にゲート電
極２に整合して設けたＰ型拡散層６と、Ｎ型ウェル以外
の領域に設けたＮ型拡散層８によりＰチャネルＭＯＳＦ
ＥＴ及びＮチャネルＭＯＳＦＥＴを形成し、両トランジ
スタに接続した電源配線９ａ，９ｂと、信号配線３，４
とを酸化シリコン膜５を介して設けていた。
【０００５】
【発明が解決しようとする課題】この従来の半導体装置
は、高速・高集積化による消費電力の増大が問題となり
これに伴って電源配線の厚膜化または線幅の拡大化を生
じ電源配線の占有面積が増大してチップ面積が大きくな
り、また高集積化を妨げるという問題点がある。即ち、
電源配線の厚みを増大させると、その上部を通る信号配
線に段差を生じて切断事故が発生し易くなる。電源配線
の幅を拡大すると、切断事故は妨げるが、半導体チップ
の面積を増加させる。
は、高速・高集積化による消費電力の増大が問題となり
これに伴って電源配線の厚膜化または線幅の拡大化を生
じ電源配線の占有面積が増大してチップ面積が大きくな
り、また高集積化を妨げるという問題点がある。即ち、
電源配線の厚みを増大させると、その上部を通る信号配
線に段差を生じて切断事故が発生し易くなる。電源配線
の幅を拡大すると、切断事故は妨げるが、半導体チップ
の面積を増加させる。
【０００６】本発明の目的は半導体チップの面積を増加
させることなく、大電流容量の電源配線を備えた半導体
装置を提供することにある。
させることなく、大電流容量の電源配線を備えた半導体
装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板の上面に形成したトランジスタ素子と、前記
トランジスタ素子に接続して設けた信号配線及び電源配
線とを有する半導体装置において、前記半導体基板の下
面に設けた溝と、前記溝内に設けて前記半導体基板の上
面に達する貫通孔と、前記溝及び貫通孔の壁面に設けた
絶縁膜を介して前記溝及び貫通孔に埋込み且つ前記トラ
ンジスタ素子と接続する電源配線とを備えている。
半導体基板の上面に形成したトランジスタ素子と、前記
トランジスタ素子に接続して設けた信号配線及び電源配
線とを有する半導体装置において、前記半導体基板の下
面に設けた溝と、前記溝内に設けて前記半導体基板の上
面に達する貫通孔と、前記溝及び貫通孔の壁面に設けた
絶縁膜を介して前記溝及び貫通孔に埋込み且つ前記トラ
ンジスタ素子と接続する電源配線とを備えている。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１（ａ），（ｂ）は本発明の一実施例を
示す平面図及びＡ−Ａ′線断面図である。
示す平面図及びＡ−Ａ′線断面図である。
【００１０】図１（ａ），（ｂ）に示すように、Ｐ型シ
リコン基板１の上面に設けたＮ型ウェル７と、Ｎ型ウェ
ル７を含む表面に設けたゲート絶縁膜上に設けたゲート
電極２と、ゲート電極２に整合してＮ型ウェル７内に設
けたＰ型拡散層６及びＮ型ウェル７以外の領域に設けた
Ｎ型拡散層８によりＰ型ＭＯＳＦＥＴ及びＮ型ＭＯＳＦ
ＥＴを夫々形成する。
リコン基板１の上面に設けたＮ型ウェル７と、Ｎ型ウェ
ル７を含む表面に設けたゲート絶縁膜上に設けたゲート
電極２と、ゲート電極２に整合してＮ型ウェル７内に設
けたＰ型拡散層６及びＮ型ウェル７以外の領域に設けた
Ｎ型拡散層８によりＰ型ＭＯＳＦＥＴ及びＮ型ＭＯＳＦ
ＥＴを夫々形成する。
【００１１】次に、Ｐ型拡散層６及びＮ型拡散層８を含
む表面に設けた酸化シリコン膜５にＰ型拡散層６及びＮ
型拡散層８のコンタクト孔及びシリコン基板１の表面を
エッチングして設けた開孔部１０を設け、開孔部１０の
側壁に酸化膜を形成する。次に、コンタクト孔及び開孔
部１０を含む表面に金属層を堆積してパターニングし、
Ｐ型ＭＯＳＦＥＴ及びＮ型ＭＯＳＦＥＴと接続する信号
配線３及び電源配線９ａ，９ｂを形成し、酸化シリコン
膜５を堆積する。次に、シリコン基板１の下面を選択的
にエッチングして電源配線用の溝と、溝と開孔部１０の
電源配線９ｂを接続するための貫通孔１１を形成し、溝
及び貫通孔１１の内壁に酸化シリコン膜１２を設けた後
、溝及び貫通孔１１内に金属層を堆積して充填し、エッ
チバックにより貫通孔１１内及び溝内にのみ金属層を残
して電源配線９ｂと接続する埋込電源配線９ｃを形成す
る。次に、酸化シリコン膜５を開孔して信号配線３に接
続する信号配線４を形成する。
む表面に設けた酸化シリコン膜５にＰ型拡散層６及びＮ
型拡散層８のコンタクト孔及びシリコン基板１の表面を
エッチングして設けた開孔部１０を設け、開孔部１０の
側壁に酸化膜を形成する。次に、コンタクト孔及び開孔
部１０を含む表面に金属層を堆積してパターニングし、
Ｐ型ＭＯＳＦＥＴ及びＮ型ＭＯＳＦＥＴと接続する信号
配線３及び電源配線９ａ，９ｂを形成し、酸化シリコン
膜５を堆積する。次に、シリコン基板１の下面を選択的
にエッチングして電源配線用の溝と、溝と開孔部１０の
電源配線９ｂを接続するための貫通孔１１を形成し、溝
及び貫通孔１１の内壁に酸化シリコン膜１２を設けた後
、溝及び貫通孔１１内に金属層を堆積して充填し、エッ
チバックにより貫通孔１１内及び溝内にのみ金属層を残
して電源配線９ｂと接続する埋込電源配線９ｃを形成す
る。次に、酸化シリコン膜５を開孔して信号配線３に接
続する信号配線４を形成する。
【００１２】
【発明の効果】以上説明したように本発明は、基板の下
面に埋込んで形成し、上面に形成した電源配線の一部と
貫通孔を介して接続することにより、電源配線の基板占
有面積を縮少でき集積度を向上できるという効果を有す
る。
面に埋込んで形成し、上面に形成した電源配線の一部と
貫通孔を介して接続することにより、電源配線の基板占
有面積を縮少でき集積度を向上できるという効果を有す
る。
【図１】本発明の一実施例を示す平面図およびＡ−Ａ′
線断面図である。
線断面図である。
【図２】従来の半導体装置の一例を示す平面図およびＢ
−Ｂ′線断面図である。
−Ｂ′線断面図である。
１ Ｐ型シリコン基板
２ ゲート電極
３，４ 信号配線
５，１２ 酸化シリコン膜
６ Ｐ型拡散層
７ Ｎ型ウェル
８ Ｎ型拡散層
９ａ，９ｂ，９ｃ 電源配線
１０ 開孔部
１１ 貫通孔
Claims (1)
- 【請求項１】 半導体基板の上面に形成したトランジ
スタ素子と、前記トランジスタ素子に接続して設けた信
号配線及び電源配線とを有する半導体装置において、前
記半導体基板の下面に設けた溝と、前記溝内に設けて前
記半導体基板の上面に達する貫通孔と、前記溝及び貫通
孔の壁面に設けた絶縁膜を介して前記溝及び貫通孔に埋
込み且つ前記トランジスタ素子と接続する電源配線とを
備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007372A JPH04240763A (ja) | 1991-01-25 | 1991-01-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007372A JPH04240763A (ja) | 1991-01-25 | 1991-01-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04240763A true JPH04240763A (ja) | 1992-08-28 |
Family
ID=11664141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3007372A Pending JPH04240763A (ja) | 1991-01-25 | 1991-01-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04240763A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994025986A1 (de) * | 1993-05-05 | 1994-11-10 | Siemens Aktiengesellschaft | Halbleiterbauelement mit stromanschlüssen für hohe integrationsdichte |
-
1991
- 1991-01-25 JP JP3007372A patent/JPH04240763A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994025986A1 (de) * | 1993-05-05 | 1994-11-10 | Siemens Aktiengesellschaft | Halbleiterbauelement mit stromanschlüssen für hohe integrationsdichte |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970067835A (ko) | 반도체 장치 및 그 제조방법 | |
| KR960002748A (ko) | 반도체 집적회로장치의 제조방법 | |
| JP3425603B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH04320051A (ja) | 半導体装置の層間コンタクト構造及びその方法 | |
| JPS60160653A (ja) | 半導体装置の製造方法 | |
| JPH079972B2 (ja) | 半導体装置 | |
| JP2538857B2 (ja) | 半導体装置の製造方法 | |
| JP2809172B2 (ja) | 半導体装置 | |
| JP3289415B2 (ja) | 隣接コンタクトを有する半導体装置の製造方法 | |
| JP2546297B2 (ja) | 半導体記憶装置 | |
| JPS6074658A (ja) | 半導体集積回路装置 | |
| JPH03276727A (ja) | 半導体集積回路装置 | |
| JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| KR100290486B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JP2905583B2 (ja) | 半導体集積回路装置 | |
| JP2956080B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0550140B2 (ja) | ||
| JPH0322485A (ja) | 不揮発性メモリ用電界効果トランジスタ | |
| JP2993041B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| KR0147776B1 (ko) | 씨모드 인버터의 결선방법 | |
| JPH05259399A (ja) | 半導体集積回路 | |
| JPH04217328A (ja) | 半導体装置 | |
| JPH056965A (ja) | 半導体集積回路及びその製造方法 | |
| JPS63128731A (ja) | 配線形成方法 | |
| KR20030001835A (ko) | Ｓｏｉ 기판을 채용한 반도체 소자의 제조방법 |