JPH04241401A - セラミック製絶縁基板を備えた電子部品の製造方法 - Google Patents
セラミック製絶縁基板を備えた電子部品の製造方法Info
- Publication number
- JPH04241401A JPH04241401A JP3014681A JP1468191A JPH04241401A JP H04241401 A JPH04241401 A JP H04241401A JP 3014681 A JP3014681 A JP 3014681A JP 1468191 A JP1468191 A JP 1468191A JP H04241401 A JPH04241401 A JP H04241401A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic material
- insulating substrate
- material plate
- breaking
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000919 ceramic Substances 0.000 title claims abstract description 7
- 229910010293 ceramic material Inorganic materials 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims description 8
- 230000002950 deficient Effects 0.000 abstract description 3
- 238000010304 firing Methods 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007591 painting process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Ceramic Capacitors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、チップ型抵抗器やチッ
プ型コンデンサ、サーマルヘッド或いはハイブリッドＩ
Ｃのように、セラミック製の絶縁基板の表面に、抵抗等
の素子や回路等を塗着焼成にて形成して成る電子部品の
製造方法に関するものである。
プ型コンデンサ、サーマルヘッド或いはハイブリッドＩ
Ｃのように、セラミック製の絶縁基板の表面に、抵抗等
の素子や回路等を塗着焼成にて形成して成る電子部品の
製造方法に関するものである。
【０００２】
【従来の技術】これらセラミック製の絶縁基板を備えた
電子部品のうちチップ型抵抗器Ｒは、従来は、例えば特
開平２−２２２１０３号公報に記載され、且つ、図４に
示すような工程を経て量産されていた。すなわち、多数
個の絶縁基板１を縦方向及び横方向に並べて連接した状
態のセラミック素材板２を、当該セラミック素材板２を
各絶縁基板１ごとにブレイクするための縦筋目線３と横
筋目線４とを予め形成した状態に焼成することによって
製作し、このセラミック素材板２における各絶縁基板１
の上面に、ペースト状の抵抗体をスクリーン印刷にて塗
着して炉内で焼成することによって各抵抗膜５を形成し
、次いで、セラミック素材板２を各横筋目線４に沿って
各棒状セラミック素材板２ａごとにブレイクし、これら
各棒状セラミック素材板２ａの長手方向に沿った両側縁
に、各抵抗膜５に対する側面電極６を塗着形成し、それ
から、各棒状セラミック素材板２ａを、各縦筋目線３に
沿って各絶縁基板１ごとにブレイクするようにしていた
。
電子部品のうちチップ型抵抗器Ｒは、従来は、例えば特
開平２−２２２１０３号公報に記載され、且つ、図４に
示すような工程を経て量産されていた。すなわち、多数
個の絶縁基板１を縦方向及び横方向に並べて連接した状
態のセラミック素材板２を、当該セラミック素材板２を
各絶縁基板１ごとにブレイクするための縦筋目線３と横
筋目線４とを予め形成した状態に焼成することによって
製作し、このセラミック素材板２における各絶縁基板１
の上面に、ペースト状の抵抗体をスクリーン印刷にて塗
着して炉内で焼成することによって各抵抗膜５を形成し
、次いで、セラミック素材板２を各横筋目線４に沿って
各棒状セラミック素材板２ａごとにブレイクし、これら
各棒状セラミック素材板２ａの長手方向に沿った両側縁
に、各抵抗膜５に対する側面電極６を塗着形成し、それ
から、各棒状セラミック素材板２ａを、各縦筋目線３に
沿って各絶縁基板１ごとにブレイクするようにしていた
。
【０００３】ところが、このように、セラミック素材板
２を、予め縦筋目線３と横筋目線４とを形成した状態で
焼成して形成する方法では、セラミック素材板２を焼成
するに際しての収縮により、各絶縁基板の平面形状が変
形て、寸法精度が著しく低下してしまうため、抵抗膜５
を印刷するに際して、抵抗膜５の位置がずれてしまう事
態が頻発すると言う問題があった。
２を、予め縦筋目線３と横筋目線４とを形成した状態で
焼成して形成する方法では、セラミック素材板２を焼成
するに際しての収縮により、各絶縁基板の平面形状が変
形て、寸法精度が著しく低下してしまうため、抵抗膜５
を印刷するに際して、抵抗膜５の位置がずれてしまう事
態が頻発すると言う問題があった。
【０００４】そこで最近は、図５に示すように、セラミ
ック素材板２を、縦及び横筋目線３，４を形成していな
い状態に焼成して製作して、焼成後におけるセラミック
素材板２の表面に、レーザーを連続的に又は断続的に照
射することにより、直線状又はミシン目状に延びる縦及
び横筋目線３，４を形成し、次いで、セラミック素材板
２における各絶縁基板１への抵抗膜５の塗着工程、抵抗
膜５の焼成工程、側面電極６の形成工程、各絶縁基板１
へのブレイクと言う工程を順次行うようにしている。
ック素材板２を、縦及び横筋目線３，４を形成していな
い状態に焼成して製作して、焼成後におけるセラミック
素材板２の表面に、レーザーを連続的に又は断続的に照
射することにより、直線状又はミシン目状に延びる縦及
び横筋目線３，４を形成し、次いで、セラミック素材板
２における各絶縁基板１への抵抗膜５の塗着工程、抵抗
膜５の焼成工程、側面電極６の形成工程、各絶縁基板１
へのブレイクと言う工程を順次行うようにしている。
【０００５】
【発明が解決しようとする課題】この図５による製法で
は、各絶縁基板１を所定の平面形状及び所定の寸法に正
確に形成できるので、抵抗膜５を印刷するに際しての抵
抗膜５の位置のずれを防止することはできるが、その反
面、抵抗膜５を焼成して形成する際に、セラミック素材
板２も高温で加熱されるため、縦及び横筋目線３，４の
深さ寸法Ｈを深く形成すると、抵抗膜５を焼成する際の
熱応力により、セラミック素材板２に、縦及び横筋目線
３，４に沿った割れや亀裂の発生が頻発すると言う問題
があり、このため、縦及び横筋目線３，４の深さ寸法Ｈ
を、セラミック素材板２の板厚寸法Ｔの３分の１程度の
浅い寸法に形成せざるを得なかった。
は、各絶縁基板１を所定の平面形状及び所定の寸法に正
確に形成できるので、抵抗膜５を印刷するに際しての抵
抗膜５の位置のずれを防止することはできるが、その反
面、抵抗膜５を焼成して形成する際に、セラミック素材
板２も高温で加熱されるため、縦及び横筋目線３，４の
深さ寸法Ｈを深く形成すると、抵抗膜５を焼成する際の
熱応力により、セラミック素材板２に、縦及び横筋目線
３，４に沿った割れや亀裂の発生が頻発すると言う問題
があり、このため、縦及び横筋目線３，４の深さ寸法Ｈ
を、セラミック素材板２の板厚寸法Ｔの３分の１程度の
浅い寸法に形成せざるを得なかった。
【０００６】しかし、縦及び横筋目線３，４の深さ寸法
Ｈが浅いと、セラミック素材板２を各棒状セラミック素
材板２ａにブレイクする際、及び、各棒状セラミック素
材板２ａを各絶縁基板１ごとにブレイクする際に、セラ
ミック素材板２及び棒状セラミック素材板２ａが各絶縁
基板１の表面と直角な方向に沿って割れずに、図３に示
すように、絶縁基板１の表面に対して傾斜した方向に沿
って割れる現象が多発しており、このため、ブレイク後
における各絶縁基板１における端面１ａの形状が不揃い
になる、換言すると、絶縁基板１の寸法精度が低下して
しまって、側面電極６の形成に支障をきたしたり、プリ
ント基板への装着が不能になったりすることになり、不
良品の発生率が高いと言う問題があった。
Ｈが浅いと、セラミック素材板２を各棒状セラミック素
材板２ａにブレイクする際、及び、各棒状セラミック素
材板２ａを各絶縁基板１ごとにブレイクする際に、セラ
ミック素材板２及び棒状セラミック素材板２ａが各絶縁
基板１の表面と直角な方向に沿って割れずに、図３に示
すように、絶縁基板１の表面に対して傾斜した方向に沿
って割れる現象が多発しており、このため、ブレイク後
における各絶縁基板１における端面１ａの形状が不揃い
になる、換言すると、絶縁基板１の寸法精度が低下して
しまって、側面電極６の形成に支障をきたしたり、プリ
ント基板への装着が不能になったりすることになり、不
良品の発生率が高いと言う問題があった。
【０００７】同様の問題は、チップ型コンデンサやサー
マルヘッド、或いは、ハイブリッドＩＣ等のように、広
い面積のセラミック素材板を材料として、これに素子や
回路等を焼成したのちブレイクして製造するようにした
電子部品の製造一般において生じていた。本発明は、セ
ラミック製の絶縁基板を備えた電子部品を、不良率を格
段に低減した状態で製造できるようにした方法を提供す
ることを目的とする。
マルヘッド、或いは、ハイブリッドＩＣ等のように、広
い面積のセラミック素材板を材料として、これに素子や
回路等を焼成したのちブレイクして製造するようにした
電子部品の製造一般において生じていた。本発明は、セ
ラミック製の絶縁基板を備えた電子部品を、不良率を格
段に低減した状態で製造できるようにした方法を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
本発明は、多数個の絶縁基板を整列して連接した状態の
セラミック素材板を製作し、このセラミック素材板にお
ける各絶縁基板の上面に、抵抗等の素子や回路等を塗着
焼成にて形成し、次いで、前記セラミック素材板を、当
該セラミック素材板を各絶縁基板ごとにブレイクするた
めの筋目線をレーザーの照射にて形成したのち、前記各
筋目線に沿って各絶縁基板ごとにブレイクする構成にし
た。
本発明は、多数個の絶縁基板を整列して連接した状態の
セラミック素材板を製作し、このセラミック素材板にお
ける各絶縁基板の上面に、抵抗等の素子や回路等を塗着
焼成にて形成し、次いで、前記セラミック素材板を、当
該セラミック素材板を各絶縁基板ごとにブレイクするた
めの筋目線をレーザーの照射にて形成したのち、前記各
筋目線に沿って各絶縁基板ごとにブレイクする構成にし
た。
【０００９】
【作用・効果】このように、セラミック素材板に抵抗等
の素子や回路等を塗着焼成にて形成してから、ブレイク
用の筋目線を形成する構成にすると、セラミック素材板
における各絶縁基板に素子や回路等を焼成する工程にお
いて、セラミック素材板に割れや亀裂が発生することを
、確実に防止できるのであり、しかも、各筋目線を形成
した後においてセラミック素材板に大きな熱応力が生じ
ることはないから、各筋目線の深さ寸法を充分に深くし
て、セラミック素材板を、各絶縁基板の端面を絶縁基板
の上面と略直角にした状態にして、各絶縁基板ごとにブ
レイクすることができ、ブレイク後における各絶縁基板
の寸法精度を格段に向上できることになる。更に、セラ
ミック素材板に筋目線を形成する手段としてのレーザー
は、ごく細巾であるので、レーザーの熱によって抵抗等
の素子や回路等が損傷することもない。
の素子や回路等を塗着焼成にて形成してから、ブレイク
用の筋目線を形成する構成にすると、セラミック素材板
における各絶縁基板に素子や回路等を焼成する工程にお
いて、セラミック素材板に割れや亀裂が発生することを
、確実に防止できるのであり、しかも、各筋目線を形成
した後においてセラミック素材板に大きな熱応力が生じ
ることはないから、各筋目線の深さ寸法を充分に深くし
て、セラミック素材板を、各絶縁基板の端面を絶縁基板
の上面と略直角にした状態にして、各絶縁基板ごとにブ
レイクすることができ、ブレイク後における各絶縁基板
の寸法精度を格段に向上できることになる。更に、セラ
ミック素材板に筋目線を形成する手段としてのレーザー
は、ごく細巾であるので、レーザーの熱によって抵抗等
の素子や回路等が損傷することもない。
【００１０】従って本発明によれば、セラミック素材板
に素子や回路等を焼成にて形成するに際してセラミック
素材板に割れや亀裂が発生することを確実に防止できる
ことと、ブレイク後における絶縁基板の寸法精度を格段
に向上できること、及び、抵抗等を損傷するこことなく
ブレイク用の筋目線を形成できることとの三者が相俟っ
て、絶縁基板に抵抗等の素子や回路等を焼成して成る電
子部品を、不良率を格段に低減した状態で量産できる効
果を有する。
に素子や回路等を焼成にて形成するに際してセラミック
素材板に割れや亀裂が発生することを確実に防止できる
ことと、ブレイク後における絶縁基板の寸法精度を格段
に向上できること、及び、抵抗等を損傷するこことなく
ブレイク用の筋目線を形成できることとの三者が相俟っ
て、絶縁基板に抵抗等の素子や回路等を焼成して成る電
子部品を、不良率を格段に低減した状態で量産できる効
果を有する。
【００１１】
【実施例】次に、本発明をチップ型抵抗器の製造に適用
した場合の実施例を、図面（図１〜図２）に基づいて説
明する。本発明では、先ず、絶縁基板１を縦横に整列し
て連接した状態のセラミック素材板２を、成形してから
炉内で焼成することにより製作し、焼成後におけるセラ
ミック素材板２における各絶縁基板１の上面に、ペース
ト状の抵抗体をスクリーン印刷等にて塗着してから、炉
内で焼成することにより、抵抗膜５を形成する。
した場合の実施例を、図面（図１〜図２）に基づいて説
明する。本発明では、先ず、絶縁基板１を縦横に整列し
て連接した状態のセラミック素材板２を、成形してから
炉内で焼成することにより製作し、焼成後におけるセラ
ミック素材板２における各絶縁基板１の上面に、ペース
ト状の抵抗体をスクリーン印刷等にて塗着してから、炉
内で焼成することにより、抵抗膜５を形成する。
【００１２】次いで、セラミック素材板２の表面に、各
絶縁基板１ごとにブレイクするための縦筋目線３と横筋
目線４とを、炭酸ガスレーザー等のレーザーを連続的に
照射して直線状に形成するか、又は、レーザーを断続的
に照射してミシン目状に形成する。この場合、縦及び横
筋目線３，４の深さ寸法は、セラミック素材板２の板厚
寸法Ｔの半分以上（例えば、セラミック素材板２の板厚
寸法Ｔの１０分の９程度）の深い寸法に形成し、また、
縦及び横筋目線３，４をミシン目状に形成する場合には
、レーザーの照射間隔を１５０ミクロン以下の寸法にす
る。
絶縁基板１ごとにブレイクするための縦筋目線３と横筋
目線４とを、炭酸ガスレーザー等のレーザーを連続的に
照射して直線状に形成するか、又は、レーザーを断続的
に照射してミシン目状に形成する。この場合、縦及び横
筋目線３，４の深さ寸法は、セラミック素材板２の板厚
寸法Ｔの半分以上（例えば、セラミック素材板２の板厚
寸法Ｔの１０分の９程度）の深い寸法に形成し、また、
縦及び横筋目線３，４をミシン目状に形成する場合には
、レーザーの照射間隔を１５０ミクロン以下の寸法にす
る。
【００１３】そして、セラミック素材板２を、裏返した
状態でゴム製等の弾性板の上に載せて、これを、軸線を
横筋目線４と平行にしたローラにて押圧するか、又は、
外周面にゴム等の弾性体を張設した２つの平行なローラ
の間に、横筋目線４を両ローラの軸線と平行にした状態
で挿入して、両ローラでセラミック素材板２を挟み付け
た状態で当該両ローラを回転するとかして、セラミック
素材板２を、各横筋目線４に沿って各棒状セラミック素
材板２ａごとにブレイクする。それから、各棒状セラミ
ック素材板２ａの長手方向に沿った両側縁に、ペースト
状の電極を被覆したのち乾燥することによって側面電極
６を形成し、次いで、各棒状セラミック素材板２ａを、
各縦筋目線４に沿って各絶縁基板１ごとにブレイクする
ことにより、チップ型抵抗器Ｒの単体を得る。
状態でゴム製等の弾性板の上に載せて、これを、軸線を
横筋目線４と平行にしたローラにて押圧するか、又は、
外周面にゴム等の弾性体を張設した２つの平行なローラ
の間に、横筋目線４を両ローラの軸線と平行にした状態
で挿入して、両ローラでセラミック素材板２を挟み付け
た状態で当該両ローラを回転するとかして、セラミック
素材板２を、各横筋目線４に沿って各棒状セラミック素
材板２ａごとにブレイクする。それから、各棒状セラミ
ック素材板２ａの長手方向に沿った両側縁に、ペースト
状の電極を被覆したのち乾燥することによって側面電極
６を形成し、次いで、各棒状セラミック素材板２ａを、
各縦筋目線４に沿って各絶縁基板１ごとにブレイクする
ことにより、チップ型抵抗器Ｒの単体を得る。
【００１４】この製造工程において、抵抗膜５の焼成に
よる形成は、セラミック素材板２に縦及び横筋目線３，
４を形成する以前において行うものであるから、抵抗膜
５を焼成して形成するに際して、セラミック素材板２に
割れや亀裂が発生することは全くないのであり、また、
縦及び横筋目線３，４を形成したあとにおいてセラミッ
ク素材板２に大きな熱応力が生じることがないことによ
り、縦及び横筋目線３，４の深さ寸法を深く形成するこ
とができるから、ブレイク後における各絶縁基板１の端
面１ａを、絶縁基板１の上面と略直角な状態に形成する
ことができ、ブレイク後における各絶縁基板１の寸法精
度を格段に向上できるのである。
よる形成は、セラミック素材板２に縦及び横筋目線３，
４を形成する以前において行うものであるから、抵抗膜
５を焼成して形成するに際して、セラミック素材板２に
割れや亀裂が発生することは全くないのであり、また、
縦及び横筋目線３，４を形成したあとにおいてセラミッ
ク素材板２に大きな熱応力が生じることがないことによ
り、縦及び横筋目線３，４の深さ寸法を深く形成するこ
とができるから、ブレイク後における各絶縁基板１の端
面１ａを、絶縁基板１の上面と略直角な状態に形成する
ことができ、ブレイク後における各絶縁基板１の寸法精
度を格段に向上できるのである。
【００１５】上記の実施例は、チップ型抵抗器の製造に
適用した場合であったが、本発明は、チップ型コンデン
サやサーマルヘッド、或いは、ハイブリッドＩＣのよう
に、絶縁基板の表面に抵抗等の素子や回路等を焼成する
ようにした電子部品一般の製造に適用できることは言う
までもない。
適用した場合であったが、本発明は、チップ型コンデン
サやサーマルヘッド、或いは、ハイブリッドＩＣのよう
に、絶縁基板の表面に抵抗等の素子や回路等を焼成する
ようにした電子部品一般の製造に適用できることは言う
までもない。
【図１】本発明にてチップ型抵抗器を製造する場合の工
程の概略を示す図である。
程の概略を示す図である。
【図２】図１のＩＩ−ＩＩ視拡大断面図である。
【図３】図５のＩＩＩ −ＩＩＩ 視断面図である。
【図４】チップ型抵抗器の従来の製造工程の概略を示す
図である。
図である。
【図５】チップ型抵抗器の従来の製造工程の改良型を示
す概略図である。
す概略図である。
Ｒ 電子部品の一例としてのチップ型抵抗器１ 絶
縁基板 ２ セラミック素材板 ３ 縦筋目線 ４ 横筋目線 ５ 抵抗膜 ６ 側面電極
縁基板 ２ セラミック素材板 ３ 縦筋目線 ４ 横筋目線 ５ 抵抗膜 ６ 側面電極
Claims (1)
- 【請求項１】多数個の絶縁基板を整列して連接した状態
のセラミック素材板を製作し、このセラミック素材板に
おける各絶縁基板の上面に、抵抗等の素子や回路等を塗
着焼成にて形成し、次いで、前記セラミック素材板を、
当該セラミック素材板を各絶縁基板ごとにブレイクする
ための筋目線をレーザーの照射にて形成したのち、前記
各筋目線に沿って各絶縁基板ごとにブレイクするように
したことを特徴とするセラミック製絶縁基板を備えた電
子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014681A JPH04241401A (ja) | 1991-01-14 | 1991-01-14 | セラミック製絶縁基板を備えた電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014681A JPH04241401A (ja) | 1991-01-14 | 1991-01-14 | セラミック製絶縁基板を備えた電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04241401A true JPH04241401A (ja) | 1992-08-28 |
Family
ID=11867957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3014681A Pending JPH04241401A (ja) | 1991-01-14 | 1991-01-14 | セラミック製絶縁基板を備えた電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04241401A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0757972A (ja) * | 1993-08-09 | 1995-03-03 | Koa Corp | チップ型ｃｒネットワーク及びその製造方法 |
| JP2003086408A (ja) * | 2001-09-11 | 2003-03-20 | Mitsubishi Materials Corp | チップ抵抗器の製造方法 |
| JP2007173627A (ja) * | 2005-12-22 | 2007-07-05 | Ngk Spark Plug Co Ltd | 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ |
| JP2015023095A (ja) * | 2013-07-17 | 2015-02-02 | コーア株式会社 | チップ抵抗器の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5861602A (ja) * | 1981-10-09 | 1983-04-12 | 富士通株式会社 | 抵抗部品の製造方法 |
-
1991
- 1991-01-14 JP JP3014681A patent/JPH04241401A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5861602A (ja) * | 1981-10-09 | 1983-04-12 | 富士通株式会社 | 抵抗部品の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0757972A (ja) * | 1993-08-09 | 1995-03-03 | Koa Corp | チップ型ｃｒネットワーク及びその製造方法 |
| JP2003086408A (ja) * | 2001-09-11 | 2003-03-20 | Mitsubishi Materials Corp | チップ抵抗器の製造方法 |
| JP2007173627A (ja) * | 2005-12-22 | 2007-07-05 | Ngk Spark Plug Co Ltd | 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ |
| JP2015023095A (ja) * | 2013-07-17 | 2015-02-02 | コーア株式会社 | チップ抵抗器の製造方法 |
| CN105393316A (zh) * | 2013-07-17 | 2016-03-09 | 兴亚株式会社 | 芯片电阻器的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4078042B2 (ja) | 複数の素子を有するチップ型電子部品の製造方法 | |
| JPH0519999B2 (ja) | ||
| JPH04241401A (ja) | セラミック製絶縁基板を備えた電子部品の製造方法 | |
| JPH10321421A (ja) | チップ型抵抗器の製造方法 | |
| JPH0685465A (ja) | Ｓｍｄモジュール用基板及びその製造方法 | |
| JPS5843430A (ja) | 液晶表示素子の製造方法 | |
| JPH05121855A (ja) | 電子部品用セラミツク製絶縁基板の製造方法 | |
| JPH0831620A (ja) | チップ部品の製造方法 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JPH0567882A (ja) | 多層配線基板 | |
| JPH01152701A (ja) | チップ型電子部品 | |
| JPH0353444Y2 (ja) | ||
| JP3155851B2 (ja) | チップ型抵抗器の製造方法 | |
| JPH07161511A (ja) | チップ状電子部品の製造方法 | |
| JPS61184802A (ja) | チツプ型抵抗器の製造方法 | |
| JPH09171904A (ja) | チップ抵抗器の製造方法 | |
| JPH07211525A (ja) | チップ抵抗器の製造方法 | |
| JPH0217612A (ja) | チップ抵抗器の製造方法 | |
| JPS60257192A (ja) | 混成集積回路用基板 | |
| JPH04278507A (ja) | 電子部品及びその製造方法 | |
| JPH07326501A (ja) | 絶縁基板の製造に使用するセラミック製素材板の構造及びその製造方法 | |
| JPH0737708A (ja) | チップ部品の製造方法 | |
| JP2000269626A (ja) | 回路基板と表面実装部品 | |
| JP2000003807A (ja) | チップ型電子部品を製造する方法 | |
| JPH01258962A (ja) | サーマルヘッドの製造方法 |