JPH04242940A - ヘテロ接合バイポ―ラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポ―ラトランジスタの製造方法Info
- Publication number
- JPH04242940A JPH04242940A JP3000687A JP68791A JPH04242940A JP H04242940 A JPH04242940 A JP H04242940A JP 3000687 A JP3000687 A JP 3000687A JP 68791 A JP68791 A JP 68791A JP H04242940 A JPH04242940 A JP H04242940A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- base
- mask
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は，ヘテロ接合バイポ―ラ
トランジスタ（以下，ＨＢＴという）に関し，さらに詳
しくは製作の容易化と性能の向上をはかったＨＢＴに関
する。
トランジスタ（以下，ＨＢＴという）に関し，さらに詳
しくは製作の容易化と性能の向上をはかったＨＢＴに関
する。
【０００２】
【従来の技術】図２（ａ）〜（ｇ）は従来のＨＢＴの概
略製作工程を示すものである。工程に従って説明する。 （ａ）第１工程 半絶縁性ＧａＡｓ基板１上に厚さ０．４μｍ，不純物濃
度５×１０１８ｃｍ−３のｎ＋ ＧａＡｓ層２，厚さ０
．４μｍ，不純物濃度５×１０１６ｃｍ−３のｎ− Ｇ
ａＡｓ層３，厚さ０．１μｍ，不純物濃度３×１０１９
ｃｍ−３のｐ＋ ＧａＡｓ層４，厚さ０．０１μｍのＧ
ａＡｓアンド―プ層５，厚さ０．２μｍ，不純物濃度１
×１０１８ｃｍ−３のｎ＋ ＡｌＧａＡｓ層６，厚さ０
．１６μｍ，不純物濃度５×１０１８ｃｍ−３のｎ＋
ＧａＡｓ層７を順次積層する。 （ｂ）第２工程 表面のｎ＋ ＧａＡｓ層７にＡｌ層８を蒸着等により形
成し，このＡｌ層をエミッタおよびベ―スを形成すべき
部分を残してエッチングし，残ったＡｌ層８をマスクと
して酸素イオンを２００ＫｅＶ，１×１０１５ｃｍ−３
程度でｎ− ＧａＡｓ（コレクタ層）３まで注入して絶
縁化する。 （ｃ）第３工程 Ａｌ層８を除去し，酸化膜ＳｉＯｘ ９およびＡｌ層８
ａを形成し，その後エミッタ電極およびベ―ス電極を形
成すべき部分のうちエミッタ電極を形成すべき部分を残
して酸化膜ＳｉＯｘ ９およびＡｌ層８ａを除去する。 （ｄ）第４工程 ウエットエッチングによりｎ＋ ＧａＡｓ層７，ｎ＋
ＡｌＧａＡｓ層６，アンド―プＧａＡｓ層５を除去し，
ベ―ス層であるｐ＋ＧａＡｓ層４を露出させる。この結
果酸化膜ＳｉＯｘ ９の下の層はアンダエッチングされ
る。その後，酸素イオンをベ―ス層のｐ＋ ＧａＡｓ層
４以下に２００ＫｅＶ，２×１０１３ｃｍ−３程度で注
入し７５０℃で１０秒間のアニ―ルを行って結晶性の回
復を行う。この酸素イオンはｐ＋ ＧａＡｓ層４を貫通
してｎ− ＧａＡｓ層（コレクタ）３に達し，このｎ−
ＧａＡｓ層を絶縁化し，ｐ＋ ＧａＡｓ層４とｎ＋
ＧａＡｓ層２の間の容量を減らす為に寄与する。 （ｅ）第５工程 Ａｌ層８ａを除去し，レジスト１０を塗布してフォトリ
ソグラフィによりコレクタ電極を形成すべき箇所のレジ
ストを除去するとともに除去した部分のｐ＋ ＧａＡｓ
層４およびｎ− ＧａＡｓ層３を除去する。 （ｆ）第６工程 酸化膜ＳｉＯｘ ９を除去してエミッタ電極１１および
コレクタ電極１２を蒸着等により形成し，レジスト１０
を除去した後他の同一基板上の素子と分離するためにＨ
ＢＴの周りにＨ＋ イオンを注入する。 （ｇ）第７工程 ベ―ス電極１３をセルフアラインで形成する。
略製作工程を示すものである。工程に従って説明する。 （ａ）第１工程 半絶縁性ＧａＡｓ基板１上に厚さ０．４μｍ，不純物濃
度５×１０１８ｃｍ−３のｎ＋ ＧａＡｓ層２，厚さ０
．４μｍ，不純物濃度５×１０１６ｃｍ−３のｎ− Ｇ
ａＡｓ層３，厚さ０．１μｍ，不純物濃度３×１０１９
ｃｍ−３のｐ＋ ＧａＡｓ層４，厚さ０．０１μｍのＧ
ａＡｓアンド―プ層５，厚さ０．２μｍ，不純物濃度１
×１０１８ｃｍ−３のｎ＋ ＡｌＧａＡｓ層６，厚さ０
．１６μｍ，不純物濃度５×１０１８ｃｍ−３のｎ＋
ＧａＡｓ層７を順次積層する。 （ｂ）第２工程 表面のｎ＋ ＧａＡｓ層７にＡｌ層８を蒸着等により形
成し，このＡｌ層をエミッタおよびベ―スを形成すべき
部分を残してエッチングし，残ったＡｌ層８をマスクと
して酸素イオンを２００ＫｅＶ，１×１０１５ｃｍ−３
程度でｎ− ＧａＡｓ（コレクタ層）３まで注入して絶
縁化する。 （ｃ）第３工程 Ａｌ層８を除去し，酸化膜ＳｉＯｘ ９およびＡｌ層８
ａを形成し，その後エミッタ電極およびベ―ス電極を形
成すべき部分のうちエミッタ電極を形成すべき部分を残
して酸化膜ＳｉＯｘ ９およびＡｌ層８ａを除去する。 （ｄ）第４工程 ウエットエッチングによりｎ＋ ＧａＡｓ層７，ｎ＋
ＡｌＧａＡｓ層６，アンド―プＧａＡｓ層５を除去し，
ベ―ス層であるｐ＋ＧａＡｓ層４を露出させる。この結
果酸化膜ＳｉＯｘ ９の下の層はアンダエッチングされ
る。その後，酸素イオンをベ―ス層のｐ＋ ＧａＡｓ層
４以下に２００ＫｅＶ，２×１０１３ｃｍ−３程度で注
入し７５０℃で１０秒間のアニ―ルを行って結晶性の回
復を行う。この酸素イオンはｐ＋ ＧａＡｓ層４を貫通
してｎ− ＧａＡｓ層（コレクタ）３に達し，このｎ−
ＧａＡｓ層を絶縁化し，ｐ＋ ＧａＡｓ層４とｎ＋
ＧａＡｓ層２の間の容量を減らす為に寄与する。 （ｅ）第５工程 Ａｌ層８ａを除去し，レジスト１０を塗布してフォトリ
ソグラフィによりコレクタ電極を形成すべき箇所のレジ
ストを除去するとともに除去した部分のｐ＋ ＧａＡｓ
層４およびｎ− ＧａＡｓ層３を除去する。 （ｆ）第６工程 酸化膜ＳｉＯｘ ９を除去してエミッタ電極１１および
コレクタ電極１２を蒸着等により形成し，レジスト１０
を除去した後他の同一基板上の素子と分離するためにＨ
ＢＴの周りにＨ＋ イオンを注入する。 （ｇ）第７工程 ベ―ス電極１３をセルフアラインで形成する。
【０００３】
【発明が解決しようとする課題】上記従来のＧａＡｓを
用いたＨＢＴにおける工程（ｄ）において，ベ―ス電極
取出しの為のベ―ス層露出エッチングは薄膜の種類や厚
さを考慮しながらエッチング液の濃度を調整し，さらに
エッチング時間を調整することにより０．０１μｍに近
いオ―ダで制御する必要がある。しかし所望の深さ（ベ
―ス層４が現れた瞬間にエッチングを停止させる）に一
度にエッチングするのは難しく，ウエハ上のエッチング
深さばらつきもあり，エッチング量を見ながら少しづつ
除去しなければならないという問題があった。また，過
剰にエッチングしてしまったＨＢＴはベ―ス抵抗が大き
くなり良好な高周波特性を持たせることが難しいという
問題があった。
用いたＨＢＴにおける工程（ｄ）において，ベ―ス電極
取出しの為のベ―ス層露出エッチングは薄膜の種類や厚
さを考慮しながらエッチング液の濃度を調整し，さらに
エッチング時間を調整することにより０．０１μｍに近
いオ―ダで制御する必要がある。しかし所望の深さ（ベ
―ス層４が現れた瞬間にエッチングを停止させる）に一
度にエッチングするのは難しく，ウエハ上のエッチング
深さばらつきもあり，エッチング量を見ながら少しづつ
除去しなければならないという問題があった。また，過
剰にエッチングしてしまったＨＢＴはベ―ス抵抗が大き
くなり良好な高周波特性を持たせることが難しいという
問題があった。
【０００４】本発明は上記従来技術の問題を解決するた
めに成されたもので，ＨＢＴの機能には寄与しない領域
のコレクタ層の一部を予めベ―ス層として形成した後，
その部分を含んでＨＢＴの機能として寄与する薄い高濃
度のベ―ス層を形成することによりベ―ス電極取出しの
容易化をはかるとともにベ―ス抵抗を低くして高周波特
性の改善をはかることを目的とする。
めに成されたもので，ＨＢＴの機能には寄与しない領域
のコレクタ層の一部を予めベ―ス層として形成した後，
その部分を含んでＨＢＴの機能として寄与する薄い高濃
度のベ―ス層を形成することによりベ―ス電極取出しの
容易化をはかるとともにベ―ス抵抗を低くして高周波特
性の改善をはかることを目的とする。
【０００５】
【課題を解決するための手段】上記従来技術の問題を解
決する為の本発明の構成は，半絶縁性ＧａＡｓ基板上に
ＧａＡｓ層からなるコレクタ（ｎ− 層），ベ―ス（ｐ
＋＋層）およびＡｌＧａＡｓからなるエミッタ層をエピ
タキシャル成長により積層して作製するヘテロ接合バイ
ポ―ラトランジスタにおいて，前記コレクタ層を形成後
絶縁層を積層する工程と，前記絶縁層をエミッタマスク
を用いてパタ―ニングする工程と，前記絶縁層をマスク
として前記露出した部分のコレクタ層の表面をわずかに
エッチングにより除去する工程と，前記絶縁層をマスク
として前記コレクタ層に酸素イオンを注入する工程と，
前記絶縁層をマスクとして酸素イオンを注入した部分に
高濃度ｐ形ＧａＡｓ層をエッチングで除去した程度の厚
さに選択的にエピタキシャル成長させる工程と，前記絶
縁層を除去して前記ｎ− 層を露出させる工程と，前記
露出したｎ− 層とｐ＋＋形ＧａＡｓ層を含む基板上に
ｐ＋＋形ＧａＡｓ層を薄く積層する工程と，前記ｐ形Ｇ
ａＡｓ層の上にアンド―プＧａＡｓ層及びエミッタ層を
積層する工程と，を含むことを特徴とするものである。
決する為の本発明の構成は，半絶縁性ＧａＡｓ基板上に
ＧａＡｓ層からなるコレクタ（ｎ− 層），ベ―ス（ｐ
＋＋層）およびＡｌＧａＡｓからなるエミッタ層をエピ
タキシャル成長により積層して作製するヘテロ接合バイ
ポ―ラトランジスタにおいて，前記コレクタ層を形成後
絶縁層を積層する工程と，前記絶縁層をエミッタマスク
を用いてパタ―ニングする工程と，前記絶縁層をマスク
として前記露出した部分のコレクタ層の表面をわずかに
エッチングにより除去する工程と，前記絶縁層をマスク
として前記コレクタ層に酸素イオンを注入する工程と，
前記絶縁層をマスクとして酸素イオンを注入した部分に
高濃度ｐ形ＧａＡｓ層をエッチングで除去した程度の厚
さに選択的にエピタキシャル成長させる工程と，前記絶
縁層を除去して前記ｎ− 層を露出させる工程と，前記
露出したｎ− 層とｐ＋＋形ＧａＡｓ層を含む基板上に
ｐ＋＋形ＧａＡｓ層を薄く積層する工程と，前記ｐ形Ｇ
ａＡｓ層の上にアンド―プＧａＡｓ層及びエミッタ層を
積層する工程と，を含むことを特徴とするものである。
【０００６】
【作用】厚いベ―ス層はエミッタマスクでマスキングし
た絶縁層部分以外の領域に形成されて電極を取出す為の
外部ベ―ス領域を成し，薄いベ―ス層は絶縁を除去した
コレクタ層の上に形成されて機能部分となるので，ベ―
スを極薄化してもベ―ス電極取出しが容易となる。
た絶縁層部分以外の領域に形成されて電極を取出す為の
外部ベ―ス領域を成し，薄いベ―ス層は絶縁を除去した
コレクタ層の上に形成されて機能部分となるので，ベ―
スを極薄化してもベ―ス電極取出しが容易となる。
【０００７】
【実施例】図１（ａ）〜（ｇ）は本発明の一実施例を示
す概略製作工程図を示す断面図である。工程に従って説
明する。 （ａ）第１工程 半絶縁性ＧａＡｓ基板上１にコンタクト層としてのｎ＋
ＧａＡｓ層（厚さ０．４μｍ，不純物濃度５×１０１
８ｃｍ−３程度）２及びｎ− ＧａＡｓ層（厚さ０．４
μｍ，不純物濃度５×１０１６ｃｍ−３程度）３を積層
し，更に１μｍ程度の絶縁層（ＳｉＯ２ やＳｉ３ Ｎ
４ 等）２０を積層する。 （ｂ）第２工程 エミッタマスク（図示せず）を用いてフォトリソグラフ
ィ及びエッチングを行い絶縁層２０を除去してマスク部
以外の絶縁層を除去する。 （ｃ）第３工程 残った絶縁層２０をマスクとしてウエットエッチングに
よりｎ− ＧａＡｓ層３を０．２μｍ程度除去する。 （ｄ）第４工程 同じく絶縁層２０をマスクとして酸素イオンを１００ｋ
ｅＶで５×１０１３ｃｍ−３程度注入しする。 （ｅ）第５工程 ＣＢＥ（Ｃｈｅｍｉｃａｌ Ｂｅａｍ Ｅｐｉｔａｘｙ
）等の装置を用いて酸素イオンを注入した部分のｎ−
ＧａＡｓ層２の上にＴＭＧ（トリメチルガリウム）等を
用いて高濃度ｐ型（１０２１ｃｍ−３程度）ＧａＡｓ層
を選択的にエピタキシャル成長させる。 （ｆ）第６工程 マスクの絶縁層を除去しＨＢＴのベ―スとなるｐ＋＋Ｇ
ａＡｓ層４を０．０５μｍ以下の厚さに前記と同様に再
成長させる。 （ｇ）第７工程 次に，０．０１μｍ程度の厚さのアンド―プＧａＡｓ層
５，厚さ０．２μｍ，不純物濃度１×１０１８ｃｍ−３
程度のｎ＋ ＡｌＧａＡｓ層６，厚さ０．１μｍ，不純
物濃度１×１０１８ｃｍ−３程度のｎ＋ ＧａＡｓ層０
び厚さ０．０５μｍ，不純物濃度１×１０１９ｃｍ−３
のｎ＋＋ＩｎＧａＡｓ７を順次積層する。この後の工程
は従来例の図２（ｂ）〜（ｇ）で示す工程と同様に加工
してＨＢＴを完成するが，本発明の工程では図２（ｄ）
で示す工程においてベ―ス層４を露出させてベ―ス電極
を形成するに際しＨＢＴとして機能する０．０５μｍの
厚みの他に予めベ―ス層４に接して０．２μｍ程度の厚
さのｐ＋＋層が形成されているので従来の場合に比較し
て単にベ―スを薄形化してもベ―ス電極の取出しを容易
に行うことができる。その結果周波数特性のすぐれたＨ
ＢＴを実現することができる。なお，マスクの絶縁層２
０を形成する際はエミッタマスクを流用することができ
るのでマスク作製のコスト上昇はない。
す概略製作工程図を示す断面図である。工程に従って説
明する。 （ａ）第１工程 半絶縁性ＧａＡｓ基板上１にコンタクト層としてのｎ＋
ＧａＡｓ層（厚さ０．４μｍ，不純物濃度５×１０１
８ｃｍ−３程度）２及びｎ− ＧａＡｓ層（厚さ０．４
μｍ，不純物濃度５×１０１６ｃｍ−３程度）３を積層
し，更に１μｍ程度の絶縁層（ＳｉＯ２ やＳｉ３ Ｎ
４ 等）２０を積層する。 （ｂ）第２工程 エミッタマスク（図示せず）を用いてフォトリソグラフ
ィ及びエッチングを行い絶縁層２０を除去してマスク部
以外の絶縁層を除去する。 （ｃ）第３工程 残った絶縁層２０をマスクとしてウエットエッチングに
よりｎ− ＧａＡｓ層３を０．２μｍ程度除去する。 （ｄ）第４工程 同じく絶縁層２０をマスクとして酸素イオンを１００ｋ
ｅＶで５×１０１３ｃｍ−３程度注入しする。 （ｅ）第５工程 ＣＢＥ（Ｃｈｅｍｉｃａｌ Ｂｅａｍ Ｅｐｉｔａｘｙ
）等の装置を用いて酸素イオンを注入した部分のｎ−
ＧａＡｓ層２の上にＴＭＧ（トリメチルガリウム）等を
用いて高濃度ｐ型（１０２１ｃｍ−３程度）ＧａＡｓ層
を選択的にエピタキシャル成長させる。 （ｆ）第６工程 マスクの絶縁層を除去しＨＢＴのベ―スとなるｐ＋＋Ｇ
ａＡｓ層４を０．０５μｍ以下の厚さに前記と同様に再
成長させる。 （ｇ）第７工程 次に，０．０１μｍ程度の厚さのアンド―プＧａＡｓ層
５，厚さ０．２μｍ，不純物濃度１×１０１８ｃｍ−３
程度のｎ＋ ＡｌＧａＡｓ層６，厚さ０．１μｍ，不純
物濃度１×１０１８ｃｍ−３程度のｎ＋ ＧａＡｓ層０
び厚さ０．０５μｍ，不純物濃度１×１０１９ｃｍ−３
のｎ＋＋ＩｎＧａＡｓ７を順次積層する。この後の工程
は従来例の図２（ｂ）〜（ｇ）で示す工程と同様に加工
してＨＢＴを完成するが，本発明の工程では図２（ｄ）
で示す工程においてベ―ス層４を露出させてベ―ス電極
を形成するに際しＨＢＴとして機能する０．０５μｍの
厚みの他に予めベ―ス層４に接して０．２μｍ程度の厚
さのｐ＋＋層が形成されているので従来の場合に比較し
て単にベ―スを薄形化してもベ―ス電極の取出しを容易
に行うことができる。その結果周波数特性のすぐれたＨ
ＢＴを実現することができる。なお，マスクの絶縁層２
０を形成する際はエミッタマスクを流用することができ
るのでマスク作製のコスト上昇はない。
【０００８】
【発明の効果】以上実施例とともに具体的に説明した様
に本発明によれば，ベ―ス電極形成面を露出させるに際
し，薄いベ―ス層の他に電極取出しの為の厚い層があら
かじめ形成されているので，エッチングの容易化をはか
るとともに高周波特性の改善をはかることができる。
に本発明によれば，ベ―ス電極形成面を露出させるに際
し，薄いベ―ス層の他に電極取出しの為の厚い層があら
かじめ形成されているので，エッチングの容易化をはか
るとともに高周波特性の改善をはかることができる。
【０００９】
【図１】本発明の一実施例の概略製作工程を示す図であ
る。
る。
【図２】従来例の概略製作工程を示す図である。
１ 半絶縁性ＧａＡｓ基板
２ ｎ＋ ＧａＡｓ層
３ ｎ− ＧａＡ層
４ ｐ＋＋ＧａＡｓ層
５ ＧａＡｓアンド―プ層
６ ｎ＋ ＡｌＧａＡｓ層
７ ｎ＋＋ＩｎＧａＡｓ／ｎ＋ ＧａＡｓ層２０
絶縁層
絶縁層
Claims (1)
- 【請求項１】 半絶縁性ＧａＡｓ基板上にＧａＡｓ層
からなるコレクタ（ｎ− 層），ベ―ス（ｐ＋＋層）お
よびＡｌＧａＡｓからなるエミッタ層をエピタキシャル
成長により積層して作製するヘテロ接合バイポ―ラトラ
ンジスタにおいて，前記コレクタ層を形成後絶縁層を積
層する工程と，前記絶縁層をエミッタマスクを用いてパ
タ―ニングする工程と，前記絶縁層をマスクとして前記
露出した部分のコレクタ層の表面をわずかにエッチング
により除去する工程と，前記絶縁層をマスクとして前記
コレクタ層に酸素イオンを注入する工程と，前記絶縁層
をマスクとして酸素イオンを注入した部分に高濃度ｐ形
ＧａＡｓ層をエッチングで除去した程度の厚さに選択的
にエピタキシャル成長させる工程と，前記絶縁層を除去
して前記ｎ− 層を露出させる工程と，前記露出したｎ
− 層とｐ＋＋形ＧａＡｓ層を含む基板上にｐ＋＋形Ｇ
ａＡｓ層を薄く積層する工程と，前記ｐ形ＧａＡｓ層の
上にアンド―プＧａＡｓ層及びエミッタ層を積層する工
程と，を含むことを特徴とするヘテロ接合バイポ―ラト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3000687A JPH04242940A (ja) | 1991-01-08 | 1991-01-08 | ヘテロ接合バイポ―ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3000687A JPH04242940A (ja) | 1991-01-08 | 1991-01-08 | ヘテロ接合バイポ―ラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04242940A true JPH04242940A (ja) | 1992-08-31 |
Family
ID=11480671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3000687A Pending JPH04242940A (ja) | 1991-01-08 | 1991-01-08 | ヘテロ接合バイポ―ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04242940A (ja) |
-
1991
- 1991-01-08 JP JP3000687A patent/JPH04242940A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4789643A (en) | Method of manufacturing a heterojunction bipolar transistor involving etch and refill | |
| EP0184016B1 (en) | Heterojunction bipolar transistor | |
| KR950011018B1 (ko) | 헤테로접합형 바이폴라트랜지스터의 제조방법 | |
| US5344786A (en) | Method of fabricating self-aligned heterojunction bipolar transistors | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0982898A (ja) | 半導体装置およびその製造方法 | |
| EP0550962A2 (en) | Heterojunction bipolar transistor | |
| US5471078A (en) | Self-aligned heterojunction bipolar transistor | |
| JPH04242940A (ja) | ヘテロ接合バイポ―ラトランジスタの製造方法 | |
| JPH10321640A (ja) | 半導体装置及びその製造方法 | |
| JP3235574B2 (ja) | ヘテロバイポーラトランジスタを有する半導体装置の製造方法 | |
| JP2526626B2 (ja) | ヘテロ接合バイポ―ラ・トランジスタおよびその製造方法 | |
| JPH1154522A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0529328A (ja) | 半導体装置及びその製造方法 | |
| JPH0555243A (ja) | ヘテロ接合バイポ―ラトランジスタの製造方法 | |
| JP2814984B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH0618207B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH04722A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3164042B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63108780A (ja) | 砒化ガリウム可変容量ダイオ−ド及びその製造方法 | |
| JPH02292830A (ja) | 半導体装置およびその製造方法 | |
| JPH0618206B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH05267318A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH08279517A (ja) | 半導体装置及びその製造方法 | |
| JPH04162663A (ja) | 半導体装置の製造方法 |