JPH04242964A - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JPH04242964A
JPH04242964A JP3000281A JP28191A JPH04242964A JP H04242964 A JPH04242964 A JP H04242964A JP 3000281 A JP3000281 A JP 3000281A JP 28191 A JP28191 A JP 28191A JP H04242964 A JPH04242964 A JP H04242964A
Authority
JP
Japan
Prior art keywords
lead
wire bonding
lead frame
width
bonding surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3000281A
Other languages
English (en)
Other versions
JP2781070B2 (ja
Inventor
Takumi Honda
本多 巧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP3000281A priority Critical patent/JP2781070B2/ja
Publication of JPH04242964A publication Critical patent/JPH04242964A/ja
Application granted granted Critical
Publication of JP2781070B2 publication Critical patent/JP2781070B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
用などのリードフレームおよびその製造方法に関するも
のであり、特に、狭ピッチ、多ピンパッケージに適した
リードフレームおよびその製造方法に関するものである
【0002】
【従来の技術】樹脂封止型半導体装置の製造においては
、まず図6に示すように、中央部に金メッキまたは銀メ
ッキなどのメッキ部1が施されたリードフレーム2が用
意され、そのインナーリード3およびアウターリード4
の断面形状は、一般に、図7に点線で示すように、正方
形状または長方形状、つまり上面と下面とが同寸法とさ
れている。図9に示すように、アイランド部5には半導
体ペレット6が接着され、その半導体ペレット6のボン
ディングパッド部とインナーリード3のメッキ部1とが
金線7などでワイヤーボンディングされる。そして、ボ
ンディング終了後、封止樹脂8により樹脂封止されると
ともにタイバー部9(図6〜図8参照)が切断され、リ
ードフレーム2の外部露出部表面10に半田メッキが施
され、アウターリード4のリードカットと曲げが行われ
て製品が製造される。
【0003】
【発明が解決しようとする課題】しかし、上記従来のリ
ードフレーム2によれば、インナーリード3およびアウ
ターリード4の断面形状が正方形状または長方形状、す
なわち上面と下面とが同一幅であるため、多ピンパッケ
ージや狭ピッチパッケージにおいては、インナーリード
3がより細いものとなるため、一般にワイヤーボンディ
ングされる上面のスペースが狭くなり、ワイヤーボンデ
ィングを良好な位置に行うことが困難となる。最悪の場
合、インナーリード3のエッジ近傍にボンディングされ
て、ワイヤーボンドの強度保証や設備の稼働率などが低
下するという問題があった。
【0004】この問題に対処するリードフレームとして
図8に示すようなものがある。このリードフレーム11
は、ワイヤーボンディングのスペースを確保するために
、インナーリード12およびアウターリード13の断面
形状が逆台形状、つまり上面の幅が下面の幅より広くな
るように構成している。このリードフレーム11によれ
ば、一般にボンディング面となる上面を長くした分だけ
ボンディングスペースが拡大するため、ワイヤーボンデ
ィングを良好な位置に容易に行える。
【0005】しかしながら、このリードフレーム11は
、アウターリード13の上面と下面との幅寸法が異なる
ため、アウターリード13のリードカットと曲げを行う
工程において異方向にストレスがかかり、図10に示す
ようにアウターリード13の位置ずれxを生じたり、図
11に示すようにアウターリード13下端の平坦度が悪
くなったりするという別途問題が生じていた。
【0006】本発明は上記問題を解決するもので、ワイ
ヤーボンディングを良好な位置に容易に行えながら、ア
ウターリードの位置ずれを生じたり、アウターリード下
端の平坦度が悪くなったりすることのないリードフレー
ムおよびその製造方法を提供することを目的とするもの
である。
【0007】
【課題を解決するための手段】上記問題を解決するため
に本発明のリードフレームは、ワイヤーボンディング面
の幅がこのワイヤーボンディング面に対向する面の幅よ
りも広いインナーリードと、上面と下面とが同じ幅のア
ウターリードとを備えたものである。
【0008】また、本発明のリードフレームの製造方法
は、アウターリードの部分はマスキング寸法を上面と下
面とを同一として同一速度でエッチングを行い、インナ
ーリードの部分は、マスキング寸法をワイヤーボンディ
ング面側をワイヤーボンディング面に対向する面の幅よ
りも広くするとともに、ワイヤーボンディング面のエッ
チング速度は、アウターリードやインナーリード以外の
部分より遅らせ、ワイヤーボンディング面に対向する面
のエッチング速度は、アウターリードやインナーリード
以外の部分より早めるものである。
【0009】
【作用】上記構成のリードフレームにより、インナーリ
ードはそのワイヤーボンディング面の幅が広いため、ワ
イヤーボンディングを良好な位置に容易に行え、アウタ
ーリードは上面と下面とが同じ幅であるため、異方向に
ストレスがかからず、アウターリードの位置ずれを生じ
たり、リード平坦度が悪くなったりすることはない。
【0010】また、上記構成のリードフレームの製造方
法により、アウターリードの上面と下面とが同じ幅で、
インナーリードのワイヤーボンディング面の幅がこのワ
イヤーボンディング面に対向する面の幅よりも広いリー
ドフレームを製造することができる。
【0011】
【実施例】以下、本発明の一実施例を図面に基づき説明
する。図1における点線部および図2の(a),(b)
で示すように、リードフレーム20におけるインナーリ
ード21(図3におけるA部分)は、ワイヤーボンディ
ング面となる上面21aがワイヤーボンディング面に対
向する下面21bよりも広幅の逆台形の断面形状とされ
、また、アウターリード22(図3におけるB部分)は
上面22aと下面22bとが同じ幅の正方形または長方
形の断面形状とされている。なお、図1および図3にお
いて、23はタイバー部、24は半導体ペレットが載設
されるアイランド部、25はインナーリード21のメッ
キ部である。
【0012】ところで、一般的に狭ピッチパッケージで
は、インナーリード21の幅を細くすることが必然的に
要求される。しかし、図4に示すように、インナーリー
ド21のスリット幅Wはリードフレーム20金属板の素
材厚みTにより機械的に決定してしまい、インナーリー
ド21のピッチPを狭くするには、どうしてもインナー
リード幅Lそのものを細くせざるを得ない。また、多ピ
ンパッケージの場合でも、インナーリード21をアイラ
ンド部24に近づけることが必要となり、狭ピッチパッ
ケージの場合と同様にインナーリード幅Lを細くせざる
を得ない。
【0013】しかしながら、上記構成により、インナー
リード21はワイヤーボンディング面となる上面21a
の幅が広いため、ワイヤーボンディングを良好な位置に
容易に行え、また、アウターリード22は上面22aと
下面22bとが同じ幅であるため、アウターリード22
のリードカットと曲げを行う工程においても、異方向へ
のストレスがかかり難くなり、アウターリード22の位
置ずれを生じたり、リード平坦度が悪くなったりするこ
とはない。
【0014】次に、上記リードフレーム20の製造方法
について説明する。半導体装置用リードフレーム20は
、リードフレーム20におけるインナーリード21、ア
ウターリード22、アイランド部24をそれぞれ含むリ
ードフレーム骨格部分などの残留すべき部分をレジスト
層30でマスキングした後、エッチング処理することに
より得られる。
【0015】すなわち、アウターリード22となる部分
には、図4に示すように、レジスト層30の幅Lを上下
面同一にし、エッチング加工も上下同一速度で行って上
面22aと下面22bとが同じ幅になるようにする。一
方、インナーリード21となる部分には、、図5に示す
ように、レジスト層30の幅Lを、上面側を広く、下面
側を狭くマスキングし、さらに上下のエッチング液量の
コントロールを行い、上面側のエッチングを抑制し、下
面側のエッチングスピードを加速させることにより、ピ
ッチPを狭くしながら上面21aの広いインナーリード
21を製造する。このようにして各箇所により断面の異
なるリードフレーム20を適切に製造することができる
【0016】
【発明の効果】以上述べたように本発明のリードフレー
ムによれば、インナーリードのワイヤーボンディング面
の幅を広くし、アウターリードは上面と下面とを同じ幅
としたため、ワイヤーボンディングを良好な位置に容易
に行えながら、アウターリードの位置ずれを生じたり、
リード平坦度が悪くなったりすることはなく、多ピンパ
ッケージや狭ピッチパッケージに適したリードフレーム
を得ることができる。
【0017】また、本発明のリードフレームの製造方法
によれば、アウターリードの上面と下面とが同じ幅で、
インナーリードのワイヤーボンディング面の幅がこのワ
イヤーボンディング面に対向する面の幅よりも広い、す
なわち各部分で断面形状の異なるリードフレームを、正
確に所定領域をコントロールしながら容易に製造でき、
しかも従来のエッチング装置に改良を加えるだけの同様
な製造設備を利用できるため、コストアップは最小限で
済む。
【図面の簡単な説明】
【図1】本発明の一実施例に係るリードフレームの要部
斜視図である。
【図2】図1のa−aおよびb−b位置の断面図である
【図3】本発明の一実施例に係るリードフレームの部分
切欠平面図である。
【図4】本発明の一実施例に係るリードフレームの製造
方法を説明するためのアウターリードの断面図である。
【図5】本発明の一実施例に係るリードフレームの製造
方法を説明するためのインナーリードの断面図である。
【図6】従来のリードフレームの平面図である。
【図7】従来のリードフレームの要部斜視図である。
【図8】従来のリードフレームの要部斜視図である。
【図9】従来の樹脂封止型半導体装置の部分切欠斜視図
である。
【図10】従来の樹脂封止型半導体装置の部分切欠側面
図である。
【図11】従来の樹脂封止型半導体装置の部分切欠側面
図である。
【符号の説明】
20    リードフレーム 21    インナーリード 21a  インナーリードの上面(ワイヤーボンディン
グ面) 21b  インナーリードの下面(ワイヤーボンディン
グ対向面) 22    アウターリード 22a  アウターリードの上面 22b  アウターリードの下面 30    レジスト層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  ワイヤーボンディング面の幅がこのワ
    イヤーボンディング面に対向する面の幅よりも広いイン
    ナーリードと、上面と下面とが同じ幅のアウターリード
    とを備えたリードフレーム。
  2. 【請求項2】  リードフレームの残留すべき部分をレ
    ジスト層でマスキングした後、エッチング処理してなる
    リードフレームの製造方法であって、アウターリードの
    部分はマスキング寸法を上面と下面とを同一として同一
    速度でエッチングを行い、インナーリードの部分は、マ
    スキング寸法をワイヤーボンディング面側をワイヤーボ
    ンディング面に対向する面の幅よりも広くするとともに
    、ワイヤーボンディング面のエッチング速度は、アウタ
    ーリードやインナーリード以外の部分より遅らせ、ワイ
    ヤーボンディング面に対向する面のエッチング速度は、
    アウターリードやインナーリード以外の部分より早める
    ことにより、アウターリードの上面と下面とが同じ幅で
    、インナーリードのワイヤーボンディング面の幅がこの
    ワイヤーボンディング面に対向する面の幅よりも広いリ
    ードフレームを製造するリードフレームの製造方法。
JP3000281A 1991-01-08 1991-01-08 リードフレームの製造方法 Expired - Fee Related JP2781070B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3000281A JP2781070B2 (ja) 1991-01-08 1991-01-08 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3000281A JP2781070B2 (ja) 1991-01-08 1991-01-08 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH04242964A true JPH04242964A (ja) 1992-08-31
JP2781070B2 JP2781070B2 (ja) 1998-07-30

Family

ID=11469524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3000281A Expired - Fee Related JP2781070B2 (ja) 1991-01-08 1991-01-08 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP2781070B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016001763A (ja) * 1999-06-30 2016-01-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228052A (ja) * 1989-02-28 1990-09-11 Nec Kyushu Ltd 半導体装置用リードフレームの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228052A (ja) * 1989-02-28 1990-09-11 Nec Kyushu Ltd 半導体装置用リードフレームの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016001763A (ja) * 1999-06-30 2016-01-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9484288B2 (en) 1999-06-30 2016-11-01 Renesas Technology Corporation Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device

Also Published As

Publication number Publication date
JP2781070B2 (ja) 1998-07-30

Similar Documents

Publication Publication Date Title
US8853836B1 (en) Integrated circuit package and method of making the same
US7019388B2 (en) Semiconductor device
US20100084748A1 (en) Thin foil for use in packaging integrated circuits
US20020056904A1 (en) Semiconductor device and method of fabricating the same
US5708294A (en) Lead frame having oblique slits on a die pad
US20040232527A1 (en) Semiconductor device
US4951120A (en) Lead frame and semiconductor device using the same
US20050242417A1 (en) Semiconductor chip package and method for manufacturing the same
US12142552B2 (en) Lead frame for a package for a semiconductor device, semiconductor device and process for manufacturing a semiconductor device
JP4799385B2 (ja) 樹脂封止型半導体装置の製造方法およびそのための配線基板
JPH04242964A (ja) リードフレームの製造方法
JPH02125651A (ja) リードフレーム
JP2838160B2 (ja) X形状ダイ支持部材を有する半導体装置
JPH04255260A (ja) リードフレーム及び半導体装置の製造方法
EP0606525B1 (en) TAB type semiconductor device
JP2000286366A (ja) 半導体装置およびその製造方法
JPH04103154A (ja) 半導体装置及びその製造方法及びその実装方法
US20030054591A1 (en) Semiconductor device, and method of manufacturing the semiconductor device
KR100351921B1 (ko) 반도체 패키지 제조용 리드프레임
JP2737356B2 (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JPH05190719A (ja) 多ピンリードフレームの製造方法
JP2582534B2 (ja) 半導体装置の製造方法
JPH02224362A (ja) 半導体装置の製造方法
JPH0284758A (ja) 樹脂封止型半導体装置
JPH04316359A (ja) リードフレーム及びそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees