JPH0424573A - Ｉｃ試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、ＩＣ（半導体集積回路）の試験方法、特に
ＩＣの端子の出力論理値が所定値のときの出力直流電圧
または出力直流電流を測定する方法に関する。

「従来の技術Ｊ 論理集積回路などのＩｃの試験においては、試験パター
ンの一種である印加データから論理レベルの試験信号を
形成し、その試験信号をＥＣＬレベルやＴＴＬレヘルな
どの信号電圧に変換してＩＣの端子に供給するとともに
、これによってＩＣの端子に得られた電圧を基準電圧と
比較し、その比較出力を試験パターンの一種である期待
値データと比較してＩＣの良否を判定するだけでなく、
ＩＣの端子の出力論理値が所定値のときの出力直流電圧
または出力直流電流を測定することがあるが、従来、こ
の出力直流電圧または出力直流電流の測定は、あらかし
め試験パターン中の期待値データからＩＣの出力直流電
圧または出力直流電流を測定すべきそれぞれの端子につ
き出力論理値が最初に所定値になるべき試験サイクルを
検出して、その試験サイクルを指示することにより行っ
ている。

第３図は、従来のＩＣ試験方法を実現するＩＣ試験シス
テムの一例で、パターンメモリ１１、信号形成回路１２
、ドライバ１３、コンパレータ１４、論理比較回路１５
および直流測定回路１６はＩＣＩの必要な端子ごとに個
別に設けられ、あらかじめＩＣＩの必要な端子について
の試験パターンがコンピュータを有する主制御部１７に
おいて形成されてシーケンス制御部１８を通してパター
ンメモリ１１に格納されるが、その際、その試験パター
ン中の期待値データからＩＣＩの出力直流電圧または出
力直流電流を測定すべきそれぞれの端子につき出力論理
値が最初に所定値になるべき試験サイクルが主制御部１
７において検出されて主制御部１７に保持される。すな
わち、ＩＣＩの出力直流電圧または出力直流電流を測定
すべき端子Ｐａ、Ｐｂ。

Ｐｃ・・・についての試験パターン中の期待値データが
第２図に示すようなものである々ともに、端子Ｐａ、Ｐ
ｂ、Ｐｃ・・・の出力論理値が論理１のときの出力直流
電圧または出力直流電流を測定する場合には、端子Ｐａ
については試験サイクル■を示す値が、端子Ｐｂについ
ては試験サイクル■を示す値が、端子Ｐｃについては試
験サイクル■を示す値が、それぞれ主制御部１７に保持
される。

そして、まず最初に、主制御部１７からサイクル数計数
回路１９に上記の端子Ｐａについての試験サイクル■を
示す値“４°°が設定され、次いで、主制御部１７によ
ってシーケンス制御部１８がシーケンス制御を開始して
、試験サイクル１から順に、パターンメモリ１１から印
加データが読み出され、その印加データによって信号形
成回路１２から論理レベルの試験信号が得られ、その試
験信号がドライバ１３においてＥＣＬレベルやＴＴＬレ
ベルなどの信号電圧に変換されてＩＣＩの端子に供給さ
れるとともに、これによってＩＣＩの端子に得られた電
圧がコンパレータ１４において基準電圧と比較され、そ
の比較出力が論理比較回路１５においてパターンメモリ
１１から読み出された期待値データと比較される。この
場合、各試験サイクルごとに、シーケンス制御部１８に
よってサイクル数計数回路１９における計数値が１ずつ
増加させられるとともに、サイクル数計数回路１９にお
いて、その計数値が上記の設定値に一致するか否かが検
出される。

そして、上記の例では、試験サイクル■において、計数
値が設定値に一致することによってサイクル数計数回路
Ｉ９からシーケンス制御部１８に停止信号が供給されて
シーケンス制御部Ｉ８がシーケンス制御を停止し、直流
測定回路１６のうちの端子Ｐａに接続されたものにおい
て端子Ｐａの出力論理値が論理１のときの出力直流電圧
または出力直流電流が測定される。

上記の例では、次に主制御部１７からサイクル数計数回
路１９に上記の端子Ｐｂについての試験サイクル■を示
す値″２”が設定され、次いで主制御部１７によってシ
ーケンス制御部１８がシーケンス制御を開始して試験サ
イクルＴから順に上述したような論理試験がなされ、試
験サイクルＨに達すると、サイクル数計数回路１９にお
いて計数値が設定値に一致することによってサイクル数
計数回路１９からシーケンス制御部１８に停止信号が供
給されてシーケンス制御部１日がシーケンス制御を停止
し、直流測定回路１６のうちの端子Ｐｂに接続されたも
のにおいて端子ｐｂの出力論理値が論理１のときの出力
直流電圧または出力直流電流が測定される。以後、同様
である。

［発明が解決しようとする課題」 しかしながら、上述した従来のＩＣ試験方法においては
、ＩＣＩの端子の出力論理値が所定値のときの出力直流
電圧または出力直流電流を測定するのに、あらかしめ主
制御部１７においてＩＣＩの必要な端子についての試験
パターンを形成する際に、その試験パターン中の期待値
データからＩＣＩの出力直流電圧または出力直流電流を
測定すべきそれぞれの端子につき出力論理値が最初に所
定値ζこなるべき試験サイクルを検出して、その試験サ
イクルをサイクル数計数回路１９に指示するので、特に
ＩＣＩの端子数が多い場合には試験パターンの作成に多
大な時間がかかる不都合がある。

そこで、この発明は、ＩＣの端子の出力論理値が所定値
のときの出力直流電圧または出力直流電流を測定する方
法において、ＩＣの端子数が多い場合でも試験パターン
の作成を短時間で行うことができるようにしたものであ
る。

「課題を解決するための手段」 この発明においては、ＩＣの端子の出力直流電圧または
出力直流電流を測定する際の上記ＩＣの上記端子の出力
論理値を期待値として、上記ＩＣに印加データにもとづ
く信号電圧を供給することによって得られた上記ＩＣの
上記端子の出力論理値と比較して、両者が一致したとき
上記ＩＣの上記端子につき出力直流電圧または出力直流
電流を測定し、これを上記ＩＣの出力直流電圧または出
力直流電流を測定すべきそれぞれの端子につき順次行う
。

「作　用」 上記の方法をとる、この発明のＩＣ試験方法においでは
、ＩＣの出力直流電圧または出力直流電流を測定すべき
それぞれの端子ごとに、出力直流電圧または出力直流電
流を測定する際の期待値としての出力論理値とＩＣに印
加データにもとづく信号電圧を供給することによって得
られた出力論理値とを逐次比較して、両者が一致したと
き出力直流電圧または出力直流電流を測定するので、試
験パターンを作成する際に試験パターン中の期待値デー
タからＩＣの出力面ｆＬ電圧または出力直流電流を測定
すべきそれぞれの端子につき出力論理値が最初に所定値
になるべき試験サイクルを検出する必要がなく、ＩＣの
端子数が多い場合でも試験パターンの作成を短時間で行
うことができる。

［実施例Ｊ 第１図は、この発明のＩＣ試験方法を実現するＩＣ試験
システムの一例で、パターンメモリ１１、信号形成回路
１２、ドライバ１３、コンパレータ１４、論理比較回路
１５および直流測定回路１６がＩＣＩの必要な端子ごと
に個別に設けられるが、さらに期待値データレジスタ２
１、選択回路２２、測定端子選択レジスタ２３およびア
ンドゲート２４がＩＣＩの必要な端子ごとに個別に設け
られ、またオアゲート２５が設けられる。期待値データ
レジスタ２１は、後述するように主制御部１７によって
期待値データが設定されるものであり、選択回路２２は
、パターンメモリ１１からの期待値データと期待値デー
タレジスタ２１からの期待値データを切り換えて論理比
較回路１５に供給するものであり、測定端子選択レジス
タ２３は、後述するように主制御部１７によって、その
うちの一つに“１　”が設定され、他のすべてに“０°
“が設定されて、その出力により選択回路２２を切り換
えるものであり、アンドゲート２４は、測定端子選択レ
ジスタ２３の出力と論理比較回路１５の出力の論理積を
得るものであり、オアゲート２５は、アンドゲート２４
のそれぞれの出力の論理和を得、その出力を停止信号と
してシーケンス制御部１８に供給するものである。

あらかしめ、ＩＣＩの必要な端子についての試験パター
ンが主制御部１７において形成されてシーケンス制御部
１８を通じてパターンメモリ１１に格納される。ただし
、その際、上述したように試験パターン中の期待値デー
タからＩＣ１の出力直流電圧または出力直流電流を測定
すべきそれぞれの端子につき出力論理値が最初に所定値
になるべき試験サイクルが検出されることはない。

そして、ＩＣＩの出力直流電圧または出力直流電流を測
定すべき端子Ｐａ、Ｐｂ、Ｐｃ・・・についての試験パ
ターン中の期待値データが第２図に示すようなものであ
るとともに、端子ＰａＰｂ、Ｐｃ・・・の出力論理値が
論理１のときの出力直流電圧または出力直流電流を測定
する場合には、まず最初に、主制御部１７によって期待
値データレジスタ２１の端子Ｐａに対応するものに期待
値データとして“１°゛が設定されるとともに、測定端
子選択レジスタ２３の端子Ｐａに対応するものに“１”
が設定され、他のすべてに“０”が設定される。

次いで、主制御部１７によってシーケンス制御部１８が
シーケンス制御を開始して、試験サイクルＩから順に、
パターンメモリ１１から印加データが読み出され、その
印加データによって信号形成回路１２から論理レベルの
試験信号が得られ、その試験信号がドライバ１３におい
てＥＣＬレベルやＴＴＬレベルなどの信号電圧に変換さ
れてＩＣＩの端子に供給されるとともに、これによって
ＩＣＩの端子に得られた電圧がコンパレータ１４におい
て基準電圧と比較され、その比較出力が論理比較回路１
５において期待値データと比較される。

この場合、ＩＣＩの端子Ｐａ以外の端子については、上
記のように測定端子選択レジスタ２３には０″が設定さ
れていることによって選択回路２２からはパターンメモ
リ１１から読み出された期待値データが取り出されて論
理比較回路１５に供給されるが、測定端子選択レジスタ
２３の出力が°“０′”であるので論理比較回路１５の
出力のいかんにかかわらずアンドゲート２４の出力が０
゛になるのに対して、ＩＣＩの端子Ｐａについては、上
記のように測定端子選択レジスタ２３には“１°′が設
定されていることによって選択回路２２からは期待値デ
ータレジスタ２１からの期待値データが取り出されて論
理比較回路１５に供給される。

したがって、試験サイクル１．ｎ、［１においては、期
待値データレジスタ２１の端子Ｐａに対応するものから
の期待値データが１”であるのに対して端子Ｐａに実際
に得られる出力論理値が論理０になることによって、論
理比較回路１５の端子Ｐａに対応するものの出力が実際
の出力論理値が期待値に対して相違することを示す０”
になり、アンドゲート２４の端子Ｐａに対応するものの
出力も“０°゛になってオアゲート２５の出力が“０°
゛になるが、すなわちオアゲート２５からシーケンス制
御部１８に停止信号は供給されないが、試験サイクル■
になると、期待値データレジスタ２１の端子Ｐａに対応
するものからの期待値データが“ｌ　”であるのに対し
て端子Ｐａに実際に得られる出力論理値も論理１になる
ことによって、論理比較回路１５の端子Ｐａに対応する
ものの出力が実際の出力論理値が期待値と一致すること
を示す°′１”になり、測定端子選択レジスタ２３の端
子Ｐａに対応するものの出力が″Ｉ　”であるのでアン
ドゲート２４の端子Ｐａに対応するものの出力が“１゛
になって、オアゲート２５の出力が“１″になる。

すなわち、試験サイクル■において、ＩＣＩの端子Ｐａ
の実際の出力論理値が論理１になることによってオアゲ
ート２５からシーケンス制御部１日に停止信号が供給さ
れてシーケンス制御部Ｉ８がシーケンス制御を停止し、
直流測定回路工６のうちの端子Ｐａに接続されたものに
おいて端子Ｐａの出力論理値が論理１のときの出力直流
電圧または出力直流電流が測定される。

上記の例では、次に主制御部１７によって期待値データ
レジスタ２１の端子ｐｂに対応するものに期待値データ
として″ピが設定されるとともに、測定端子選択レジス
タ２３の端子Ｐｂに対応するものに“°１″゛が設定さ
れ、他のすべてに°゛０°°が設定され、次いで主制御
部１７によってシーケンス制御部１Ｂがシーケンス制御
を開始して試験サイクルＩから順に上述したような論理
試験がなされる。したがって、上述したところから明ら
かなように、このとき試験サイクルＨにおいてＩＣＩの
端子Ｐｂの実際の出力論理値が論理１になることによっ
てオアゲート２５からシーケンス制御部１Ｂに停止信号
が供給されてシーケンス制御部１８がシーケンス制御を
停止し、直流測定回路１６のうちの端子Ｐｂに接続され
たものにおいて端子ｐｂの出力論理値が論理１のときの
出力直流電圧または出力直流電流が測定される。以後、
同様である。

端子Ｐａ、Ｐｂ、Ｐｃ・・・の出力論理値が論理Ｏのと
きの出力直流電圧または出力直流を流を測定する場合に
は、期待値データレジスタ２１の端子Ｐａ、Ｐｂ、Ｐｃ
・・・に対応するものに期待値データとして“０”が順
次設定されればよい。

なお、実際の論理試験は上述した出力直流電圧または出
力直流電流の測定とは別の機会において行う。

［発明の効果Ｊ 上述したように、この発明によれば、ＩＣの出力直流電
圧または出力直流電流を測定すべきそれぞれの端子ごと
に、出力直流電圧または出力直流電流を測定する際の期
待値としての出力論理値とＩＣに印加データにもとづく
信号電圧を供給することによって得られた出力論理値と
を逐次比較して、両者が一致したとき出力直流電圧また
は出力直流電流を測定するので、試験パターンを作成す
る際に試験パターン中の期待値データからＩＣの出力直
流電圧または出力直流電流を測定すべきそれぞれの端子
につき出力論理値が最初に所定値になるべき試験サイク
ルを検出する必要がなく、ＩＣの端子数が多い場合でも
試験パターンの作成を短時間で行うことができる。

【図面の簡単な説明】

第１図は、この発明のＩＣ試験方法を実現するＩＣ試験
システムの一例を示す系統図、第２図は、ＩＣの出力直
流電圧または出力直流電流を測定すべきそれぞれの端子
についての試験パターン中の期待値データの一例の一部
を示す図、第３図は、従来のＩＣ試験方法を実現するＩ
Ｃ試験システムの一例を示す系統図である。

Claims (1)

【特許請求の範囲】
1. （１）ＩＣの端子の出力直流電圧または出力直流電流を
   測定する際の上記ＩＣの上記端子の出力論理値を期待値
   として、上記ＩＣに印加データにもとづく信号電圧を供
   給することによって得られた上記ＩＣの上記端子の出力
   論理値と比較して、両者が一致したとき上記ＩＣの上記
   端子につき出力直流電圧または出力直流電流を測定し、
   これを上記ＩＣの出力直流電圧または出力直流電流を測
   定すべきそれぞれの端子につき順次行う、 ＩＣ試験方法。