JPH04246821A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04246821A JPH04246821A JP1207891A JP1207891A JPH04246821A JP H04246821 A JPH04246821 A JP H04246821A JP 1207891 A JP1207891 A JP 1207891A JP 1207891 A JP1207891 A JP 1207891A JP H04246821 A JPH04246821 A JP H04246821A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- region
- semiconductor layer
- film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［発明の目的］
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
、特に、不純物拡散領域の形成方法に関する。
、特に、不純物拡散領域の形成方法に関する。
【０００２】
【従来の技術】従来、ＭＯＳやバイポーラトランジスタ
製造において、シリコン基板表面に不純物拡散領域を形
成する場合、通常の方法としては、シリコン基板表面に
絶縁酸化膜を堆積させ、不純物をイオン注入し、この後
、例えば、窒素等の非酸化雰囲気中において高温熱拡散
して、不純物拡散領域を形成している。また、上層のポ
リシリコン層等に酸化膜を形成すると同時に、熱拡散を
行う方法も行われている。 その他、拡散領域の基板
表面濃度を高くする方法として、高温熱拡散処理後、コ
ンタクト開口を設けてから、再び基板表面にイオンを注
入し、アニールする工程を繰り返すことも行われている
。
製造において、シリコン基板表面に不純物拡散領域を形
成する場合、通常の方法としては、シリコン基板表面に
絶縁酸化膜を堆積させ、不純物をイオン注入し、この後
、例えば、窒素等の非酸化雰囲気中において高温熱拡散
して、不純物拡散領域を形成している。また、上層のポ
リシリコン層等に酸化膜を形成すると同時に、熱拡散を
行う方法も行われている。 その他、拡散領域の基板
表面濃度を高くする方法として、高温熱拡散処理後、コ
ンタクト開口を設けてから、再び基板表面にイオンを注
入し、アニールする工程を繰り返すことも行われている
。
【０００３】
【発明が解決しようとする課題】上述のような、高温熱
拡散により不純物拡散領域を形成すると、注入したイオ
ンが絶縁酸化膜中にしみ出し、気相中へと飛ぶ外方拡散
が生じる。このため、半導体シリコン基板中の不純物濃
度は低下して行き、特に、シリコン基板表面の不純物濃
度の低下は金属配線等による不純物拡散領域へのコンタ
クト接触を行うときに接触抵抗が高くなるという問題点
がある。
拡散により不純物拡散領域を形成すると、注入したイオ
ンが絶縁酸化膜中にしみ出し、気相中へと飛ぶ外方拡散
が生じる。このため、半導体シリコン基板中の不純物濃
度は低下して行き、特に、シリコン基板表面の不純物濃
度の低下は金属配線等による不純物拡散領域へのコンタ
クト接触を行うときに接触抵抗が高くなるという問題点
がある。
【０００４】また、高温熱拡散を酸化雰囲気中で行なっ
た場合、半導体基板が酸化され、酸化膜が半導体基板上
の不純物拡散領域を浸蝕しながら成長するため、不純物
領域の断面積が小さくなると同時に、不純物濃度の高い
部分が酸化され、不純物拡散領域の抵抗が高くなるとい
う問題点があった。いうまでもなく、イオン注入を繰り
返す方法は工程が複雑となるという欠点がある。 ［発明の構成］
た場合、半導体基板が酸化され、酸化膜が半導体基板上
の不純物拡散領域を浸蝕しながら成長するため、不純物
領域の断面積が小さくなると同時に、不純物濃度の高い
部分が酸化され、不純物拡散領域の抵抗が高くなるとい
う問題点があった。いうまでもなく、イオン注入を繰り
返す方法は工程が複雑となるという欠点がある。 ［発明の構成］
【０００５】
【課題を解決するための手段】上述の問題点を解決する
ために、本発明の半導体装置の製造方法は、第１導電型
の半導体層に、第２導電型の不純物イオンを注入する工
程と、前記半導層の少なくとも前記不純物イオンを注入
した領域上に、保護膜を形成する工程と、熱拡散により
前記不純物イオンを半導体層に拡散し、不純物拡散領域
を形成する工程とを順次行うことを特徴とする。また、
前記半導体層上に酸化膜を形成しておき、前記半導体層
に不純物イオンを注入する工程と、少なくとも前記不純
物イオンを注入した領域を含む前記酸化膜上に、保護膜
を形成して拡散を行うことを特徴とするものである。ま
た、前記酸化膜を形成し、前記不純物イオンを注入し、
前記酸化膜を除去した後、前記保護膜を形成して拡散を
行うことを特徴とするものである。また、前記保護膜は
窒化膜を用いても良い。
ために、本発明の半導体装置の製造方法は、第１導電型
の半導体層に、第２導電型の不純物イオンを注入する工
程と、前記半導層の少なくとも前記不純物イオンを注入
した領域上に、保護膜を形成する工程と、熱拡散により
前記不純物イオンを半導体層に拡散し、不純物拡散領域
を形成する工程とを順次行うことを特徴とする。また、
前記半導体層上に酸化膜を形成しておき、前記半導体層
に不純物イオンを注入する工程と、少なくとも前記不純
物イオンを注入した領域を含む前記酸化膜上に、保護膜
を形成して拡散を行うことを特徴とするものである。ま
た、前記酸化膜を形成し、前記不純物イオンを注入し、
前記酸化膜を除去した後、前記保護膜を形成して拡散を
行うことを特徴とするものである。また、前記保護膜は
窒化膜を用いても良い。
【０００６】
【作用】イオン注入法により、イオンを半導体層に注入
後、熱拡散で不純物拡散領域を形成する場合、あらかじ
め半導体層上に保護膜を堆積しておくと、熱拡散時にイ
オンの外方拡散を防止でき、不純物拡散領域の表面の不
純物濃度を高くすることができる。この結果、この後工
程で引き出し電極等を設けても、接触抵抗を小さくする
ことができる。また、保護膜を形成した後に、酸化工程
を経たとしても、窒化膜が半導体層保護し、半導体層が
酸化等による浸蝕を受けずにすむことになる。さらに、
イオンを半導体層に注入した後、保護膜を形成する前に
、処理温度が６５０℃程度を越えない工程を経ても問題
はない。
後、熱拡散で不純物拡散領域を形成する場合、あらかじ
め半導体層上に保護膜を堆積しておくと、熱拡散時にイ
オンの外方拡散を防止でき、不純物拡散領域の表面の不
純物濃度を高くすることができる。この結果、この後工
程で引き出し電極等を設けても、接触抵抗を小さくする
ことができる。また、保護膜を形成した後に、酸化工程
を経たとしても、窒化膜が半導体層保護し、半導体層が
酸化等による浸蝕を受けずにすむことになる。さらに、
イオンを半導体層に注入した後、保護膜を形成する前に
、処理温度が６５０℃程度を越えない工程を経ても問題
はない。
【０００７】
【実施例】本発明の第１の実施例を図１を参照して説明
する。本実施例は、本発明をＭＯＳトランジスタに用い
たものである。
する。本実施例は、本発明をＭＯＳトランジスタに用い
たものである。
【０００８】図１（ａ）のように、ｎ型の半導体層１０
１の上に絶縁酸化膜１０２を３０ｎｍ程度形成した後、
ポリシリコンを３００ｎｍ程度堆積し、ゲート電極１０
３を形成する。
１の上に絶縁酸化膜１０２を３０ｎｍ程度形成した後、
ポリシリコンを３００ｎｍ程度堆積し、ゲート電極１０
３を形成する。
【０００９】次に、図１（ｂ）のように、高濃度のソー
ス、ドレイン領域となる不純物領域を形成するために、
ゲート電極１０３をマスクに、ボロンを不純物イオンと
して１．０ ×１０１５ｃｍ−２程度イオン注入し、不
純物イオン領域１０４を形成した後、不純物イオン領域
１０４を覆う絶縁酸化膜１０２上に保護膜として、窒化
膜１０５を１００ｎｍ程度堆積する。
ス、ドレイン領域となる不純物領域を形成するために、
ゲート電極１０３をマスクに、ボロンを不純物イオンと
して１．０ ×１０１５ｃｍ−２程度イオン注入し、不
純物イオン領域１０４を形成した後、不純物イオン領域
１０４を覆う絶縁酸化膜１０２上に保護膜として、窒化
膜１０５を１００ｎｍ程度堆積する。
【００１０】この後、図１（ｃ）のように、窒素雰囲気
中で８５０℃、１時間程度のアニールを行い、不純物イ
オン領域１０４のイオンを熱拡散し、不純物領域１０６
を形成する。
中で８５０℃、１時間程度のアニールを行い、不純物イ
オン領域１０４のイオンを熱拡散し、不純物領域１０６
を形成する。
【００１１】以上のようにして、不純物領域１０６を形
成した時の、深さ方向の濃度分布を図３に示す。図中、
３０１は半導体層１０１中の、３０２は絶縁酸化膜１０
２中の、３０３は窒化膜１０５中の濃度分布である。絶
縁酸化膜中にも１×１０２０ｃｍ−３程度不純物が拡散
するものの、その上に堆積する窒化膜により、外方拡散
が大きく抑制され、絶縁酸化膜中の不純物濃度はすぐに
飽和し、半導体表面からのイオン流出が防止され、熱拡
散処理後も半導体層表面で３．０ ×１０２０ｃｍ−３
の濃度を保っている。
成した時の、深さ方向の濃度分布を図３に示す。図中、
３０１は半導体層１０１中の、３０２は絶縁酸化膜１０
２中の、３０３は窒化膜１０５中の濃度分布である。絶
縁酸化膜中にも１×１０２０ｃｍ−３程度不純物が拡散
するものの、その上に堆積する窒化膜により、外方拡散
が大きく抑制され、絶縁酸化膜中の不純物濃度はすぐに
飽和し、半導体表面からのイオン流出が防止され、熱拡
散処理後も半導体層表面で３．０ ×１０２０ｃｍ−３
の濃度を保っている。
【００１２】比較のため、図４に絶縁酸化膜上に窒化膜
を形成しないで熱拡散を行った場合を示す。図中、４０
１は半導体層中の、４０２は絶縁酸化膜中の濃度分布で
ある。図３と同じ条件でイオン注入、熱拡散を行った結
果、絶縁酸化膜を通して、外方拡散が生じ、半導体層表
面での不純物濃度は１．８ ×１０２０ｃｍ−３で、本
発明を行った場合の６０％程度でしかない。
を形成しないで熱拡散を行った場合を示す。図中、４０
１は半導体層中の、４０２は絶縁酸化膜中の濃度分布で
ある。図３と同じ条件でイオン注入、熱拡散を行った結
果、絶縁酸化膜を通して、外方拡散が生じ、半導体層表
面での不純物濃度は１．８ ×１０２０ｃｍ−３で、本
発明を行った場合の６０％程度でしかない。
【００１３】以上の工程で、半導体層表面で高濃度の不
純物を含有するソース、ドレイン領域となる不純物領域
１０６を容易に形成することができ、ソース、ドレイン
引き出し電極１０７を設けても、接触抵抗を低くするこ
とができるのである。図６は、Ａｌ配線で接続した場合
の接触抵抗を計測したものである。図中、６０１は従来
の方法により不純物領域を形成した場合の接触抵抗値で
、６０２は本実施例によって形成した場合の値である。 例えば、コンタクト径１．０ μｍのとき、従来技術で
は接触抵抗５００Ωであるのに対し、本実施例では実に
接触抵抗１５０Ωである。
純物を含有するソース、ドレイン領域となる不純物領域
１０６を容易に形成することができ、ソース、ドレイン
引き出し電極１０７を設けても、接触抵抗を低くするこ
とができるのである。図６は、Ａｌ配線で接続した場合
の接触抵抗を計測したものである。図中、６０１は従来
の方法により不純物領域を形成した場合の接触抵抗値で
、６０２は本実施例によって形成した場合の値である。 例えば、コンタクト径１．０ μｍのとき、従来技術で
は接触抵抗５００Ωであるのに対し、本実施例では実に
接触抵抗１５０Ωである。
【００１４】また、上記熱拡散工程は窒素雰囲気中で行
ったが、窒化膜が保護膜の役割をするため、酸化雰囲気
中で行っても、半導体層は浸蝕を受けること無く、やは
り不純物濃度の高い半導体表面を形成することができる
。 （実施例２）本発明の第２の実施例を図２を参照しなが
ら説明する。第２の実施例は第１の実施例の絶縁酸化膜
１０２を除去し、保護膜として窒化膜を堆積させるもの
である。図２（ａ）のように、ｎ型の半導体層２０１の
上に絶縁酸化膜２０２を３０ｎｍ程度形成した後、ポリ
シリコンを堆積し、ゲート電極２０３を形成する。
ったが、窒化膜が保護膜の役割をするため、酸化雰囲気
中で行っても、半導体層は浸蝕を受けること無く、やは
り不純物濃度の高い半導体表面を形成することができる
。 （実施例２）本発明の第２の実施例を図２を参照しなが
ら説明する。第２の実施例は第１の実施例の絶縁酸化膜
１０２を除去し、保護膜として窒化膜を堆積させるもの
である。図２（ａ）のように、ｎ型の半導体層２０１の
上に絶縁酸化膜２０２を３０ｎｍ程度形成した後、ポリ
シリコンを堆積し、ゲート電極２０３を形成する。
【００１５】次に、図２（ｂ）のように、ゲート電極２
０３をマスクにして、ボロンを１．０×１０１５ｃｍ−
２程度イオン注入し、不純物イオン領域２０４を形成す
る。続いて、半導体層表面の絶縁酸化膜を異方性エッチ
ングにより除去し、保護膜として窒化膜を全面に１００
ｎｍ程度堆積させる。
０３をマスクにして、ボロンを１．０×１０１５ｃｍ−
２程度イオン注入し、不純物イオン領域２０４を形成す
る。続いて、半導体層表面の絶縁酸化膜を異方性エッチ
ングにより除去し、保護膜として窒化膜を全面に１００
ｎｍ程度堆積させる。
【００１６】この後、図２（ｃ）のように、窒素雰囲気
中で８５０℃、１時間程度のアニールを行い、不純物イ
オン領域２０４のイオンを熱拡散し、不純物領域２０６
を形成する。
中で８５０℃、１時間程度のアニールを行い、不純物イ
オン領域２０４のイオンを熱拡散し、不純物領域２０６
を形成する。
【００１７】以上のようにして、不純物領域２０６を形
成した時の、深さ方向の濃度分布を図５に示す。図中、
５０１は半導体層２０１中の、５０２は窒化膜２０５中
の濃度分布である。図より明らかなように、窒化膜によ
り外方拡散が大きく抑制され、熱拡散処理後も半導体層
表面で４．０ ×１０２０ｃｍ−３の濃度を保っている
。図４の絶縁酸化膜上に窒化膜を形成しないで熱拡散を
行った場合と比較すると、窒化膜を形成しない場合は半
導体層表面での不純物濃度は１．８ ×１０２０ｃｍ−
３であるから、本実施例の場合の４５％程度でしかない
。 （実施例３）第３の実施例を図７を参照しながら説明す
る。本実施例は、本発明をバイポーラトランジスタに用
いたものである。
成した時の、深さ方向の濃度分布を図５に示す。図中、
５０１は半導体層２０１中の、５０２は窒化膜２０５中
の濃度分布である。図より明らかなように、窒化膜によ
り外方拡散が大きく抑制され、熱拡散処理後も半導体層
表面で４．０ ×１０２０ｃｍ−３の濃度を保っている
。図４の絶縁酸化膜上に窒化膜を形成しないで熱拡散を
行った場合と比較すると、窒化膜を形成しない場合は半
導体層表面での不純物濃度は１．８ ×１０２０ｃｍ−
３であるから、本実施例の場合の４５％程度でしかない
。 （実施例３）第３の実施例を図７を参照しながら説明す
る。本実施例は、本発明をバイポーラトランジスタに用
いたものである。
【００１８】図７（ａ）のように、ｐ型半導体基板７０
１上にｎ型半導体層７０２を形成し、選択酸化法により
、フィールド酸化膜７０３を形成し、素子領域に絶縁酸
化膜７０４、７０５を３０ｎｍ程度形成する。また、ｎ
型不純物をイオン注入し、ｎ＋のコレクタ領域７０６を
形成しておく。
１上にｎ型半導体層７０２を形成し、選択酸化法により
、フィールド酸化膜７０３を形成し、素子領域に絶縁酸
化膜７０４、７０５を３０ｎｍ程度形成する。また、ｎ
型不純物をイオン注入し、ｎ＋のコレクタ領域７０６を
形成しておく。
【００１９】次に、図７（ｂ）のように、ｐ型のベース
領域７０７を形成するため、ボロンイオンを３×１０１
３ｃｍ−２程度注入し、さらに、外部ベース領域７０８
を形成するため、ボロンを２×１０１５ｃｍ−２程度注
入する。この後、絶縁酸化膜７０４上に窒化膜７０９を
１００ｎｍ程度堆積し、窒素雰囲気中で８５０℃、１時
間程度の熱拡散処理を行う。この時、窒化膜７０９をあ
らかじめ堆積させてあるので、注入した不純物の外方拡
散を抑制でき、高濃度の外部ベース領域７０８を形成す
ることができる。
領域７０７を形成するため、ボロンイオンを３×１０１
３ｃｍ−２程度注入し、さらに、外部ベース領域７０８
を形成するため、ボロンを２×１０１５ｃｍ−２程度注
入する。この後、絶縁酸化膜７０４上に窒化膜７０９を
１００ｎｍ程度堆積し、窒素雰囲気中で８５０℃、１時
間程度の熱拡散処理を行う。この時、窒化膜７０９をあ
らかじめ堆積させてあるので、注入した不純物の外方拡
散を抑制でき、高濃度の外部ベース領域７０８を形成す
ることができる。
【００２０】続いて、図７（ｃ）のように、窒化膜７０
９の素子予定領域以外を異方性エッチングにより除去し
、エミッタ開口７１０、コレクタ開口７１１を形成し、
図７（ｄ）のように、ポリシリコン等の導体層７１２を
３００ｎｍ程度堆積させる。
９の素子予定領域以外を異方性エッチングにより除去し
、エミッタ開口７１０、コレクタ開口７１１を形成し、
図７（ｄ）のように、ポリシリコン等の導体層７１２を
３００ｎｍ程度堆積させる。
【００２１】次に、図７（ｅ）のように、導体層７１２
にｎ型不純物としてヒ素を、この後の工程でエミッタを
形成するに十分な濃度で注入し、熱拡散することにより
、エミッタ領域７１３を形成する。この後、異方性エッ
チングによりエミッタ引き出し電極７１４、コレクタ引
き出し電極７１５を設ける。続いて、酸化膜７１７を堆
積させた後、通常のメタライゼイションを施すことによ
り図７（ｆ）のように、ベース電極７１６を設け、バイ
ポーラトランジスタを形成することができる。
にｎ型不純物としてヒ素を、この後の工程でエミッタを
形成するに十分な濃度で注入し、熱拡散することにより
、エミッタ領域７１３を形成する。この後、異方性エッ
チングによりエミッタ引き出し電極７１４、コレクタ引
き出し電極７１５を設ける。続いて、酸化膜７１７を堆
積させた後、通常のメタライゼイションを施すことによ
り図７（ｆ）のように、ベース電極７１６を設け、バイ
ポーラトランジスタを形成することができる。
【００２２】以上の方法により、外部ベース領域７０８
の表面の不純物濃度を高くすることができるので、ベー
ス電極７１６と外部ベース領域７０８との接触抵抗を小
さく抑えることができ、良好なコンタクトを形成するこ
とができる。
の表面の不純物濃度を高くすることができるので、ベー
ス電極７１６と外部ベース領域７０８との接触抵抗を小
さく抑えることができ、良好なコンタクトを形成するこ
とができる。
【００２３】第１、第２、第３の実施例では保護膜とし
てシリコン窒化膜を用いたが、シリコン窒化膜の代わり
に、炭素を含んだＳｉＣｘ や酸素を含んだＳｉＮｘ
Ｏｙ 、ＳｉＣｘ Ｏｙ を用いても同様の効果が得ら
れる。
てシリコン窒化膜を用いたが、シリコン窒化膜の代わり
に、炭素を含んだＳｉＣｘ や酸素を含んだＳｉＮｘ
Ｏｙ 、ＳｉＣｘ Ｏｙ を用いても同様の効果が得ら
れる。
【００２４】
【発明の効果】以上の説明により明らかなように、不純
物を熱拡散する工程の前に窒化膜を形成しておくことに
より、不純物イオンの外方拡散を大幅に抑制することが
でき、半導体表面に高濃度の不純物拡散領域を形成する
ことができる。この結果、後の配線工程で電極との接触
抵抗を小さくすることができる。
物を熱拡散する工程の前に窒化膜を形成しておくことに
より、不純物イオンの外方拡散を大幅に抑制することが
でき、半導体表面に高濃度の不純物拡散領域を形成する
ことができる。この結果、後の配線工程で電極との接触
抵抗を小さくすることができる。
【００２５】また、窒化膜形成後、熱拡散工程前に高温
の熱処理工程がなければ、酸化等の工程があっても不純
物拡散領域を浸蝕することがなく、接触抵抗を小さくす
ることができる。
の熱処理工程がなければ、酸化等の工程があっても不純
物拡散領域を浸蝕することがなく、接触抵抗を小さくす
ることができる。
【図１】第１の実施例の工程断面図である。
【図２】第１の実施例の工程断面図である。
【図３】第１の実施例の工程断面図である。
【図４】第２の実施例の工程断面図である。
【図５】第２の実施例の工程断面図である。
【図６】第２の実施例の工程断面図である。
【図７】第１の実施例の深さ方向のイオン濃度を示すグ
ラフである。
ラフである。
【図８】従来技術による深さ方向のイオン濃度を示すグ
ラフである。
ラフである。
【図９】第２の実施れの深さ方向のイオン濃度を示すグ
ラフである。
ラフである。
【図１０】第１の実施例と従来技術によるの接触抵抗を
示すグラフである。
示すグラフである。
【図１１】第３の実施例の工程断面図である。
【図１２】第３の実施例の工程断面図である。
【図１３】第３の実施例の工程断面図である。
【図１４】第３の実施例の工程断面図である。
【図１５】第３の実施例の工程断面図である。
【図１６】第３の実施例の工程断面図である。
１０１、２０１、７０２ 半導体層
１０２、２０２、７０４、７０５ 絶縁酸化膜１０３
、２０３ ゲート電極 １０４、２０４ 不純物イオン領域 １０５、２０５、７０９ 窒化膜 １０６、２０６ 不純物領域 １０７ ソース、ドレイン引き出し電極６０１ 従
来技術による接触抵抗 ６０２ 本発明による接触抵抗 ７０１ 半導体基板 ７０３ フィールド酸化膜 ７０６ コレクタ領域 ７０７ ベース領域 ７０８ 外部ベース領域 ７１０ エミッタ開口 ７１１ コレクタ開口 ７１２ 導体層 ７１３ エミッタ領域 ７１４ エミッタ引き出し電極 ７１５ コレクタ引き出し電極 ７１６ ベース電極 ７１７ 酸化膜
、２０３ ゲート電極 １０４、２０４ 不純物イオン領域 １０５、２０５、７０９ 窒化膜 １０６、２０６ 不純物領域 １０７ ソース、ドレイン引き出し電極６０１ 従
来技術による接触抵抗 ６０２ 本発明による接触抵抗 ７０１ 半導体基板 ７０３ フィールド酸化膜 ７０６ コレクタ領域 ７０７ ベース領域 ７０８ 外部ベース領域 ７１０ エミッタ開口 ７１１ コレクタ開口 ７１２ 導体層 ７１３ エミッタ領域 ７１４ エミッタ引き出し電極 ７１５ コレクタ引き出し電極 ７１６ ベース電極 ７１７ 酸化膜
Claims (4)
- 【請求項１】第１導電型の半導体層に、第２導電型の不
純物イオンを注入する工程と、前記半導体層の少なくと
も前記不純物イオンを注入した領域上に、保護膜を形成
する工程と、熱拡散により前記不純物イオンを半導体層
に拡散し、不純物拡散領域を形成する工程とを順次行う
ことを特徴とする半導体装置の製造方法。 - 【請求項２】前記半導体層上に酸化膜を形成する工程と
、前記半導体層に前記不純物イオンを注入する工程と、
少なくとも前記不純物イオンを注入した領域上の前記酸
化膜上に、保護膜を形成する工程と、熱拡散により前記
不純物イオンを半導体層に拡散し、不純物拡散領域を形
成する工程とを順次行うことを特徴とする特許請求の範
囲請求項１記載の半導体装置の製造方法。 - 【請求項３】前記保護膜が、前記酸化膜を除去した後、
少なくとも前記不純物を注入した領域を含む半導体層上
に形成されてなることを特徴とする特許請求の範囲請求
項２記載の半導体装置の製造方法。 - 【請求項４】前記保護膜が、窒化膜からなることを特徴
とする特許請求の範囲請求項１乃至３記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1207891A JPH04246821A (ja) | 1991-02-01 | 1991-02-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1207891A JPH04246821A (ja) | 1991-02-01 | 1991-02-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04246821A true JPH04246821A (ja) | 1992-09-02 |
Family
ID=11795551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1207891A Pending JPH04246821A (ja) | 1991-02-01 | 1991-02-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04246821A (ja) |
-
1991
- 1991-02-01 JP JP1207891A patent/JPH04246821A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4113515A (en) | Semiconductor manufacturing method using buried nitride formed by a nitridation treatment in the presence of active nitrogen | |
| JPH05347383A (ja) | 集積回路の製法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPH0750276A (ja) | 異なる導電型の領域の間の接合に低抵抗コンタクトを製造する方法 | |
| JP3127455B2 (ja) | 半導体装置の製法 | |
| US4354307A (en) | Method for mass producing miniature field effect transistors in high density LSI/VLSI chips | |
| JPS61180482A (ja) | バイポーラトランジスタを製造する方法 | |
| JPH06342914A (ja) | 半導体装置の製造方法 | |
| JPH04246821A (ja) | 半導体装置の製造方法 | |
| RU2244985C1 (ru) | Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем | |
| JP2843037B2 (ja) | 半導体装置の製造方法 | |
| JP3207883B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JP3207551B2 (ja) | 半導体装置の製造方法 | |
| JPS59169179A (ja) | 半導体集積回路装置 | |
| JPS61248476A (ja) | 半導体装置の製造方法 | |
| JP3317220B2 (ja) | 半導体装置の製造方法 | |
| JPS61139057A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63244884A (ja) | 半導体装置およびその製造方法 | |
| JPH0442938A (ja) | 半導体装置の製造方法 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61251164A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPH07112017B2 (ja) | 半導体装置 | |
| JPS60217667A (ja) | 半導体装置の製造方法 | |
| JPH04150037A (ja) | 半導体装置およびその製造方法 |