JPH04248635A - 並列処理デバッギングのプローブ効果除去方法 - Google Patents
並列処理デバッギングのプローブ効果除去方法Info
- Publication number
- JPH04248635A JPH04248635A JP3013638A JP1363891A JPH04248635A JP H04248635 A JPH04248635 A JP H04248635A JP 3013638 A JP3013638 A JP 3013638A JP 1363891 A JP1363891 A JP 1363891A JP H04248635 A JPH04248635 A JP H04248635A
- Authority
- JP
- Japan
- Prior art keywords
- information
- processor
- speed bus
- parallel processing
- debugging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、並列処理を行うアプリ
ケーションプログラムで従来方式のデバッギングを適用
する場合に発生するプローブ効果の除去方法に関する。
ケーションプログラムで従来方式のデバッギングを適用
する場合に発生するプローブ効果の除去方法に関する。
【０００２】
【従来の技術】並列処理を行うアプリケーションプログ
ラムの分野ではオンラインかつリアルタイムが基本であ
って、障害が発生した場合、速やかに原因をつきとめて
、その対策を講じる必要がある。並列処理に対するデバ
ッギングとしては各種の方法が研究されているが、最も
一般的な方法はスナップショットやブレークポイントを
適用する方法である。これらは従来型のシーケンシャル
プロブラムで使用されているオーソドックスなデバッギ
ング方式で、スナップショット（ｓｎａｐ ｓｈｏｔ
）は処理の途中経過をコンソールに打出したりファイル
に書込んだりしてプログラムに手を入れるものであり、
ブレークポイント（ｂｒｅａｋｐｏｉｎｔ）はプログラ
ムが指定したアドレス（即ちブレークポイント）を実行
したら一旦処理を中断するもので、中断している間に処
理の途中経過を見たのち実行を継続する。
ラムの分野ではオンラインかつリアルタイムが基本であ
って、障害が発生した場合、速やかに原因をつきとめて
、その対策を講じる必要がある。並列処理に対するデバ
ッギングとしては各種の方法が研究されているが、最も
一般的な方法はスナップショットやブレークポイントを
適用する方法である。これらは従来型のシーケンシャル
プロブラムで使用されているオーソドックスなデバッギ
ング方式で、スナップショット（ｓｎａｐ ｓｈｏｔ
）は処理の途中経過をコンソールに打出したりファイル
に書込んだりしてプログラムに手を入れるものであり、
ブレークポイント（ｂｒｅａｋｐｏｉｎｔ）はプログラ
ムが指定したアドレス（即ちブレークポイント）を実行
したら一旦処理を中断するもので、中断している間に処
理の途中経過を見たのち実行を継続する。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
スナップショットやブレークポイント等は、本来シーケ
ンシャルなプロブラムのためのデバッギング方法である
ため、並列処理のデバッギングでは特有の障害を発生す
る。即ち、プログラムにスナップショット又はブレーク
ポイントを仕掛けると、プログラム全体の処理時間は（
プログラム本来の処理時間）＋（スナップショット又は
ブレークポイントの処理時間）となり、本来の処理時間
よりも余分に時間がかかる。この余分な時間、又は余分
な時間により並列処理を行うプログラムにタイミングの
ずれが生じることをプローブ効果（ｐｒｏｂｅ ｅｆ
ｆｅｃｔ）と呼んでいる。このように、オーソドックス
なデバッギング方法は、並列処理の環境では微妙なタイ
ミングがからみ、障害を再現できないケースがある。障
害発生時のデータ等の設定環境が全く同一であっても、
プログラム内にスナップショット又はブレークポイント
を仕掛けることによりプローブ効果が生じ、動的環境に
おけるタスク間の微妙なタイミングのずれにより、障害
が発生しなくなってしまう。このような状況では、不安
を残したまま罠を仕掛けたシステムを立上げ、再度の障
害発生を待たなければならない。
スナップショットやブレークポイント等は、本来シーケ
ンシャルなプロブラムのためのデバッギング方法である
ため、並列処理のデバッギングでは特有の障害を発生す
る。即ち、プログラムにスナップショット又はブレーク
ポイントを仕掛けると、プログラム全体の処理時間は（
プログラム本来の処理時間）＋（スナップショット又は
ブレークポイントの処理時間）となり、本来の処理時間
よりも余分に時間がかかる。この余分な時間、又は余分
な時間により並列処理を行うプログラムにタイミングの
ずれが生じることをプローブ効果（ｐｒｏｂｅ ｅｆ
ｆｅｃｔ）と呼んでいる。このように、オーソドックス
なデバッギング方法は、並列処理の環境では微妙なタイ
ミングがからみ、障害を再現できないケースがある。障
害発生時のデータ等の設定環境が全く同一であっても、
プログラム内にスナップショット又はブレークポイント
を仕掛けることによりプローブ効果が生じ、動的環境に
おけるタスク間の微妙なタイミングのずれにより、障害
が発生しなくなってしまう。このような状況では、不安
を残したまま罠を仕掛けたシステムを立上げ、再度の障
害発生を待たなければならない。
【０００４】本発明は、このような課題に鑑みて創案さ
れたもので、従来の手軽なデバッグ方法を採用しながら
、並列処理でもプローブ効果が発生せず、タスク間の微
妙なタイミングのずれを無くし、従来は再現しなかった
システムの障害を再現させ、その原因糾明を可能にする
並列処理デバッギングのプローブ効果除去方法を提供す
ることを目的としている。
れたもので、従来の手軽なデバッグ方法を採用しながら
、並列処理でもプローブ効果が発生せず、タスク間の微
妙なタイミングのずれを無くし、従来は再現しなかった
システムの障害を再現させ、その原因糾明を可能にする
並列処理デバッギングのプローブ効果除去方法を提供す
ることを目的としている。
【０００５】
【課題を解決するための手段】本発明における上記課題
を解決するための手段は、高速バスに中央処理装置，入
出力プロセッサ及びメモリプロセッサを備えたシステム
で、並列処理に対するデバッギングの際に発生するプロ
ーブ効果の除去方法において、プログラムに何も仕掛け
ず、高速バスにモニタプロセッサを配設し、高速バス上
を流れる情報を監視し、解釈し、所要の部分の取込み、
記録する並列処理デバッギングのプローブ効果除去方法
によるものとする。
を解決するための手段は、高速バスに中央処理装置，入
出力プロセッサ及びメモリプロセッサを備えたシステム
で、並列処理に対するデバッギングの際に発生するプロ
ーブ効果の除去方法において、プログラムに何も仕掛け
ず、高速バスにモニタプロセッサを配設し、高速バス上
を流れる情報を監視し、解釈し、所要の部分の取込み、
記録する並列処理デバッギングのプローブ効果除去方法
によるものとする。
【０００６】
【作用】本発明は、プログラムには一切何も仕掛けず、
プログラムの構成や構造をそのままにしてプローブ効果
を除去するものである。一般に、ＣＰＵユニット単体の
システム構成は高速バスに中央処理装置，入出力プロセ
ッサ，メモリプロセッサが接続されているので、それら
の間で送受信される情報のすべてが高速バス上を流れる
。本発明では、この高速バスにモニタプロセッサを配設
することにより、各プロセッサの動きを干渉することな
く、このバス上の情報を監視し、解釈し、必要な部分を
取込み、この情報をメモリやディスクに記録する。
プログラムの構成や構造をそのままにしてプローブ効果
を除去するものである。一般に、ＣＰＵユニット単体の
システム構成は高速バスに中央処理装置，入出力プロセ
ッサ，メモリプロセッサが接続されているので、それら
の間で送受信される情報のすべてが高速バス上を流れる
。本発明では、この高速バスにモニタプロセッサを配設
することにより、各プロセッサの動きを干渉することな
く、このバス上の情報を監視し、解釈し、必要な部分を
取込み、この情報をメモリやディスクに記録する。
【０００７】
【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。図１は、本発明の一実施例の構成図であ
る。同図において、１は高速バスで、該高速バス１上に
複数の中央処理装置２ａ〜２ｎとそれらに対応する入出
力プロセッサ３ａ〜３ｎとメモリプロセッサ４とが接続
され、ＣＰＵユニット単体のシステムを構成している。 本発明では、この高速バス１にモニタプロセッサ５を配
設し、複数の中央処理装置２ａ〜２ｎ，入出力プロセッ
サ３ａ〜３ｎ，メモリプロセッサ４の間で送受信される
情報のすべてをシステムコンソル６で監視し、解釈し、
必要な部分を取込み、この情報を大容量メモリ又はディ
スク７に記録する。図中８は、外部プローブ・インタフ
ェースである。
細に説明する。図１は、本発明の一実施例の構成図であ
る。同図において、１は高速バスで、該高速バス１上に
複数の中央処理装置２ａ〜２ｎとそれらに対応する入出
力プロセッサ３ａ〜３ｎとメモリプロセッサ４とが接続
され、ＣＰＵユニット単体のシステムを構成している。 本発明では、この高速バス１にモニタプロセッサ５を配
設し、複数の中央処理装置２ａ〜２ｎ，入出力プロセッ
サ３ａ〜３ｎ，メモリプロセッサ４の間で送受信される
情報のすべてをシステムコンソル６で監視し、解釈し、
必要な部分を取込み、この情報を大容量メモリ又はディ
スク７に記録する。図中８は、外部プローブ・インタフ
ェースである。
【０００８】図２は、上記の高速バス１上を流れる情報
内容の説明図である。通常、情報は要求又は返答の２通
りで、要求の場合は要求先２１，要求内容２２及び要求
元２３で構成され、返答の場合は返答先２４，返答内容
２５及び返答元２６で構成されている。要求内容２２は
要求先や要求元によって形式や内容が異なり、これは返
答の場合も同様である。図１に示したモニタプロセッサ
５は、高速バス１上に流れるどのような情報でも取込む
ことができ、それらのすべての情報を解釈することがで
きる。また逆に、如何なるプロセッサに対しても要求も
しくは指示を行うことができる。モニタプロセッサ５は
、上記の機能を果たすハードウェアロジック，ファーム
ウェアロジック及びソフトウェアロジックを備えている
ものとする。
内容の説明図である。通常、情報は要求又は返答の２通
りで、要求の場合は要求先２１，要求内容２２及び要求
元２３で構成され、返答の場合は返答先２４，返答内容
２５及び返答元２６で構成されている。要求内容２２は
要求先や要求元によって形式や内容が異なり、これは返
答の場合も同様である。図１に示したモニタプロセッサ
５は、高速バス１上に流れるどのような情報でも取込む
ことができ、それらのすべての情報を解釈することがで
きる。また逆に、如何なるプロセッサに対しても要求も
しくは指示を行うことができる。モニタプロセッサ５は
、上記の機能を果たすハードウェアロジック，ファーム
ウェアロジック及びソフトウェアロジックを備えている
ものとする。
【０００９】図３は、図１に示したモニタプロセッサの
構成図である。同図において、モニタプロセッサは、高
速バス，インタフェース３１を介して前記高速バス１に
接続された内部バス３２上にＣＰＵ３３を備え、そのＣ
ＰＵ３３のプログラムはプログラムメモリ３４に格納さ
れている。内部バス３２には、その他に内部高速メモリ
３５，システムコンソル・インタフェース３６及び外部
高速メモリインタフェース３７が接続されている。高速
バス・インタフェース３１は、高速バス１上のすべての
情報を内部高速メモリ３５に取込む機能を備え、その際
ＣＰＵ３３からの指示により、高速バス１上の特定の情
報，高速バス１上を流れる一定期間の情報，高速バス１
上を流れる特定パターンのマッチングにより指定される
区間の情報及び高速バス１上を流れる特定の意味情報に
より指定される区間の情報等を選択収集することができ
る。モニタプロセッサ５は、オペレータコマンドにより
各プロセッサと通信したり、指示したり、設定したりす
ることができ、これによってデバッグ上の各種の操作を
行うことができる。
構成図である。同図において、モニタプロセッサは、高
速バス，インタフェース３１を介して前記高速バス１に
接続された内部バス３２上にＣＰＵ３３を備え、そのＣ
ＰＵ３３のプログラムはプログラムメモリ３４に格納さ
れている。内部バス３２には、その他に内部高速メモリ
３５，システムコンソル・インタフェース３６及び外部
高速メモリインタフェース３７が接続されている。高速
バス・インタフェース３１は、高速バス１上のすべての
情報を内部高速メモリ３５に取込む機能を備え、その際
ＣＰＵ３３からの指示により、高速バス１上の特定の情
報，高速バス１上を流れる一定期間の情報，高速バス１
上を流れる特定パターンのマッチングにより指定される
区間の情報及び高速バス１上を流れる特定の意味情報に
より指定される区間の情報等を選択収集することができ
る。モニタプロセッサ５は、オペレータコマンドにより
各プロセッサと通信したり、指示したり、設定したりす
ることができ、これによってデバッグ上の各種の操作を
行うことができる。
【００１０】デバッグの主な操作手順は、下記の通りで
ある。ブレークポイントの場合は、 （１）オペレータは、システムコンソル６及びシステム
コンソル・インタフェース３６を介して、ブレークポイ
ントをかけたい場合や条件を指示する （２）モニタプロセッサ５は、この指示により、ブレー
クポイントの場所や条件を記憶する （３）すべてのブレークポイントを記憶したら、高速バ
ス上を流れる情報を場所や条件により監視する（４）場
所や条件にマッチする情報が発見されると、モニタプロ
セッサ５は、高速バス１上のプロセッサを停止させるた
め、バスをホールドし、各プロセッサに停止要求を発す
る （５）各プロセッサは、能動的なものは外部割込みとし
て処理を中断し、再開に備え、受動的なものは単に以降
の要求をモニタプロセッサ５以外からは受けないような
状態に入る （６）モニタプロセッサ５からブレークポイントモード
解除の指令があると、再び元の活動状態を復活する。
ある。ブレークポイントの場合は、 （１）オペレータは、システムコンソル６及びシステム
コンソル・インタフェース３６を介して、ブレークポイ
ントをかけたい場合や条件を指示する （２）モニタプロセッサ５は、この指示により、ブレー
クポイントの場所や条件を記憶する （３）すべてのブレークポイントを記憶したら、高速バ
ス上を流れる情報を場所や条件により監視する（４）場
所や条件にマッチする情報が発見されると、モニタプロ
セッサ５は、高速バス１上のプロセッサを停止させるた
め、バスをホールドし、各プロセッサに停止要求を発す
る （５）各プロセッサは、能動的なものは外部割込みとし
て処理を中断し、再開に備え、受動的なものは単に以降
の要求をモニタプロセッサ５以外からは受けないような
状態に入る （６）モニタプロセッサ５からブレークポイントモード
解除の指令があると、再び元の活動状態を復活する。
【００１１】一方、スナップショットの場合は、（１）
オペレータは、システムコンソル６及びシステムコンソ
ル・インタフェース３６を介して、スナップショットを
かけたい場所や条件を指示する （２）モニタプロセッサ５は、この指示により、スナッ
プショットの場所や条件を記憶する （３）すべてのスナップショットを記憶したら、高速バ
ス上を流れる情報を場所や条件により監視する（４）場
所や条件にマッチする情報が発見されると、モニタプロ
セッサ５は、高速バス１上のスナップショット対象であ
る能動的なプロセッサがアクセスする受動的なプロセッ
サとの通信を監視し、必要な情報を取込む（５）モニタ
プロセッサ５には、高速バス１上のプロセッサ内部のレ
ジスタ情報等を収集するハードウェアプローブが備えら
れ、これを各プロセッサ内部に接続し、同様にスナップ
ショットの場所や条件に従って必要な情報を取込む （６）取込んだ情報は編集され、外部高速メモリ・イン
タフェース３７を介して、外部メモリ（図示せず）に蓄
えられ、オペレータの要求により、ディスプレイに表示
したり、プリンタで印字したりする （７）スナップショットの場所や条件に基づいて、スナ
ップショットモードを解除し、再び元の活動状態を復活
する。
オペレータは、システムコンソル６及びシステムコンソ
ル・インタフェース３６を介して、スナップショットを
かけたい場所や条件を指示する （２）モニタプロセッサ５は、この指示により、スナッ
プショットの場所や条件を記憶する （３）すべてのスナップショットを記憶したら、高速バ
ス上を流れる情報を場所や条件により監視する（４）場
所や条件にマッチする情報が発見されると、モニタプロ
セッサ５は、高速バス１上のスナップショット対象であ
る能動的なプロセッサがアクセスする受動的なプロセッ
サとの通信を監視し、必要な情報を取込む（５）モニタ
プロセッサ５には、高速バス１上のプロセッサ内部のレ
ジスタ情報等を収集するハードウェアプローブが備えら
れ、これを各プロセッサ内部に接続し、同様にスナップ
ショットの場所や条件に従って必要な情報を取込む （６）取込んだ情報は編集され、外部高速メモリ・イン
タフェース３７を介して、外部メモリ（図示せず）に蓄
えられ、オペレータの要求により、ディスプレイに表示
したり、プリンタで印字したりする （７）スナップショットの場所や条件に基づいて、スナ
ップショットモードを解除し、再び元の活動状態を復活
する。
【００１２】このように本実施例では、徹底した間接的
情報収集により、プログラム内に直接観測点を設定した
場合に比較してプローブ効果の発生を大幅に除去する効
果がある。また障害の再現性についても、プログラム内
を直接いじらないので再現の可能性が高い。更にシステ
ムコンソルについては、一般に専用のＣＰＵが存在する
ので、これを積極的に利用できるという効果もある。
情報収集により、プログラム内に直接観測点を設定した
場合に比較してプローブ効果の発生を大幅に除去する効
果がある。また障害の再現性についても、プログラム内
を直接いじらないので再現の可能性が高い。更にシステ
ムコンソルについては、一般に専用のＣＰＵが存在する
ので、これを積極的に利用できるという効果もある。
【００１３】
【発明の効果】以上、説明したとおり、本発明によれば
、従来の手軽なデバッグ方法を採用しながら、並列処理
でもプローブ効果が発生せず、タスク間の微妙なタイミ
ングのずれを無くし、従来再現しながったシステムの障
害を再現させ、原因糾明を可能にする並列処理デバッギ
ングのプローブ効果除去方法を提供することができる。
、従来の手軽なデバッグ方法を採用しながら、並列処理
でもプローブ効果が発生せず、タスク間の微妙なタイミ
ングのずれを無くし、従来再現しながったシステムの障
害を再現させ、原因糾明を可能にする並列処理デバッギ
ングのプローブ効果除去方法を提供することができる。
【図１】本発明の一実施例の構成図、
【図２】本発明の情報内容の説明図、
【図３】本発明のモニタプロセッサの構成図である。
１…高速バス、２ａ〜２ｎ…中央処理装置、３ａ〜３ｎ
…入出力プロセッサ、４…メモリプロセッサ、５…モニ
タプロセッサ、６…システムコンソル、７…大容量メモ
リ又はディスク、８…外部プローブ・インターフェース
、３１…高速バス・インターフェース、３２…内部バス
、３３…ＣＰＵ、３４…プログラムメモリ、３５…内部
高速メモリ、３６…システムコンソル・インターフェー
ス、３７外部高速メモリインターフェース。
…入出力プロセッサ、４…メモリプロセッサ、５…モニ
タプロセッサ、６…システムコンソル、７…大容量メモ
リ又はディスク、８…外部プローブ・インターフェース
、３１…高速バス・インターフェース、３２…内部バス
、３３…ＣＰＵ、３４…プログラムメモリ、３５…内部
高速メモリ、３６…システムコンソル・インターフェー
ス、３７外部高速メモリインターフェース。
Claims (1)
- 【請求項１】 高速バスに中央処理装置，入出力プロ
セッサ及びメモリプロセッサを備えたシステムで並列処
理に対するデバッギングの際に発生するプローブ効果の
除去方法において、プログラムに何も仕掛けず、高速バ
スにモニタプロセッサを配設し、高速バス上を流れる情
報を監視し、解釈し、所要の部分を取込み、記録するこ
とを特徴とする並列処理デバッギングのプローブ効果除
去方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3013638A JPH04248635A (ja) | 1991-02-05 | 1991-02-05 | 並列処理デバッギングのプローブ効果除去方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3013638A JPH04248635A (ja) | 1991-02-05 | 1991-02-05 | 並列処理デバッギングのプローブ効果除去方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04248635A true JPH04248635A (ja) | 1992-09-04 |
Family
ID=11838780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3013638A Pending JPH04248635A (ja) | 1991-02-05 | 1991-02-05 | 並列処理デバッギングのプローブ効果除去方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04248635A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06332747A (ja) * | 1993-05-25 | 1994-12-02 | Nec Corp | マルチプロセッサシステムのプログラムデバッグ方法 |
| JPH096645A (ja) * | 1995-06-23 | 1997-01-10 | Nec Corp | マルチプロセッサシステム |
-
1991
- 1991-02-05 JP JP3013638A patent/JPH04248635A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06332747A (ja) * | 1993-05-25 | 1994-12-02 | Nec Corp | マルチプロセッサシステムのプログラムデバッグ方法 |
| JPH096645A (ja) * | 1995-06-23 | 1997-01-10 | Nec Corp | マルチプロセッサシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2548480B2 (ja) | アレイディスク装置のディスク装置診断方法 | |
| JPS6363933B2 (ja) | ||
| JP2677474B2 (ja) | 仮想計算機の制御情報収集装置および方法 | |
| JPH04248635A (ja) | 並列処理デバッギングのプローブ効果除去方法 | |
| JPS6383841A (ja) | プログラムテスト可能な計算機中央処理装置 | |
| JPS61264447A (ja) | 命令実行事象記録装置 | |
| JPH11119992A (ja) | ファームウェアのトレース制御装置 | |
| JP3037012B2 (ja) | データベース監視機構 | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JPH0540670A (ja) | プロセツサ制御方式 | |
| JPS59177660A (ja) | 電子計算機における診断結果のロギング方式 | |
| JPS6259816B2 (ja) | ||
| JPH0553881A (ja) | ログアウト方式 | |
| JPH0355640A (ja) | 周辺制御装置の障害解析情報採取方式 | |
| JPS59229658A (ja) | 情報処理装置 | |
| JPS62249242A (ja) | 電子計算機のメモリダンプ方式 | |
| JP2000112907A (ja) | マルチプロセッサ装置および動作記録方法 | |
| JPH04162164A (ja) | 入出力制御装置 | |
| JPH04205036A (ja) | トレーサ回路 | |
| JPS60112152A (ja) | 直接アクセスボリユ−ムのイニシヤライズまたは表面検査の再処理方式 | |
| JPH04107644A (ja) | オンライン中の情報収集方式 | |
| JPH05158822A (ja) | 転送装置の命令組合わせ試験装置 | |
| JPH01205245A (ja) | 電子計算機の周辺系及び回線系装置の自動トレース方式 | |
| JPH02212953A (ja) | 情報処理装置 | |
| JPS6349247B2 (ja) |