JPH0424911A - 積層型複合電子部品 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、複数のキャパシタ素子もしくはインダクタ素
子、または、これらの画素子を一括して含む積層型複合
電子部品に関する。

〈従来の技術〉 従来から、小型化に対する要望の強い電子部品において
は、この要望に応えるべく、複合化が推進されている。

そして、このような複合電子部品としては、いわゆるコ
ンデンサアレイやインダクタアレイのように、複数のキ
ャパシタ素子もしくはインダクタ素子を含む積層型とし
て構成されたものが知られている。すなわち、このコン
デンサアレイは、互いに同一の誘電率を有する複数枚の
誘電体シートを積層一体化し、得られた積層体の外面に
端子電極を形成した電子部品であって、積層される誘電
体シートのうちの所要のものには、互いに対向配置され
ることになる所要形状のキャパシタ電極パターンが予め
形成されており、これらのキャパシタ電極パターンの端
部は積層体の外面に露出したうえで端子電極と接続され
ている。

一方、インダクタアレイとしては、互いに同一の透磁率
を有する複数枚の磁性体シートを積層−体化することに
よって構成されたものがある。そして、このインダクタ
アレイにおいては、前記コンデンサアレイと同様、磁性
体シートのうちの所要のものに直線状や屈曲線状とされ
たインダクタ電極パターンを予め形成しておき、積層体
の外面に露出したインダクタ電極パターンの端部それぞ
れは端子電極と接続されている。また、構成の異なるイ
ンダクタアレイとして、互いに同一の透磁率を有する磁
性体シートを積層一体化することは同じであるが、予め
所要の磁性体シートに所要形状のインダクタ電極パター
ンを形成しておき、これらのインダクタ電極パターンを
互いにスルーホールを介して接続した構成の巻線タイプ
というべきものもある。

〈発明が解決しようとする課題〉 ところで、前記従来構成の積層型複合電子部品、例えば
、コンデンサアレイにおいて、これに含まれる複数のキ
ャパシタ素子それぞれの容量を互いに異ならせるには、
各キャパシタ電極パターンの有する面積（パターン幅）
または互いの離間間隔を変えることによって実現してい
る。しかし、これらの手段を採用しただけでは、小型化
の実現と同時に、キャパシタ素子相互の容量を大きく異
ならせるのが難しく、その調整可能範囲が狭いという不
都合が生じることになっていた。

また、インダクタアレイにおいても、各インダクタ電極
パターンの面積や屈曲状態を変更することによって各イ
ンダクタ素子の有するインダクタンスを異ならせること
が行われるが、これだけでは、やはりコンデンサアレイ
の場合と同様に、インダクタ素子相互におけるインダク
タンスの調整可能範囲が狭くなってしまう。さらに、巻
線タイプともいうべきインダクタアレイでは、インダク
タンスの調整可能範囲が狭いばかりか、その構成が複雑
であることから、製作に要する手間及びコストが増大す
るという不都合もあった。

未発明はかかる従来の不都合に鑑みて創案されたもので
あって、小型化を推進しつつ、複数のキャパシタ素子も
しくはインダクタ素子それぞれの有する容量もしくはイ
ンダクタンスの調整可能範囲の拡大を図ることが可能な
積層型複合電子部品の提供を目的としている。

く課題を解決するための手段〉 本発明に係る複合電子部品は、このような目的を達成す
るために、誘電率の異なる複数の誘電体部分もしくは透
磁率の異なる複数の磁性体部分のそれぞれを、または、
前記誘電体部分と磁性体部分とを互いに積層一体化する
とともに、前記誘電体部分もしくは磁性体部分それぞれ
の内部には、所要形状の内部電極を形成したことを特徴
とするものである。

〈作用〉 まず、本発明を積層型複合電子部品の一例としてのコン
デンサアレイに適用した場合、このコンデンサアレイは
誘電率の異なる複数の誘電体部分が積層一体化されたも
のであり、各誘電体部分の内部には所要形状の内部電極
からなるキャパシタ電極パターンが形成されたものとな
る。そこで、各誘電体部分によって構成されるキャパシ
タ素子それぞれの容量は当該誘電体部分の有する誘電率
に応して定まることになり、これらの誘電率を互いに異
ならせると、キャパシタ素子相互の容量が異なることに
なる。

また、このことは、本発明をインダクタアレイに適用し
た場合も同様となり、キャパシタ素子とインダクタ素子
とが含まれた複合電子部品に対して本発明を適用した場
合についても同様となる。

〈実施例〉 以下、本発明の実施例を図面に基づいて説明する。

まず、本発明に係る第１実施例として、積層型複合電子
部品の一例であるコンデンサアレイに対して本発明を通
用した場合について説明する。第１図はコンデンサアレ
イの外観を示す斜視図、第２図はその等価回路図であり
、第３図はその積層体の内部構成を示す分解斜視図であ
る。これらの図における符号１はコンデンサアレイであ
り、このコンデンサアレイ１は略直方体形状に焼成され
てなる積層体２を備えている。

この積層体２は、第１図及び第３図で示すように、誘電
率が互いに異なる２つの誘電体部分２ａ２ｂを積層一体
化してなるものであって、誘電体部分２ａ、２ｂのそれ
ぞれは矩形状の誘電体シート３．４の複数枚を順次積層
することによって構成されている。なお、このとき、誘
電体シート３４それぞれの誘電率は同一、とされている
。そして、これらの誘電体シート３．４のうちの所要の
ものには、互いに対向配置されることになる所要形状の
内部電極としての直線状とされたキャパシタ電極パター
ン５〜８が導電ペーストの印刷などによって形成されて
いる。また、この積層体２の外面における所定位置それ
ぞれには端子電極９〜１２が導電ペーストの焼き付けな
どによって形成されており、この外面に露出したキャパ
シタ電極パターン５〜８の端部と互いに接続させられて
いる。

そこで、このようにして構成されたコンデンサアレイ１
の等価回路は、第２図で示すように表されることになる
。

すなわち、このコンデンサアレイ１では、その積層体２
を構成する誘電体部分２ａ、　　２ｂそれぞれの誘電率
が互いに異なるとともに、各誘電体部分２ａ、　　２ｂ
の内部にキャパシタ電極パターン５〜８が形成されてい
ることから、誘電体部分２ａ２ｂごとに構成されること
になるキャパシタ素子それぞれの有する容量は当該誘電
体部分２ａ、２ｂの誘電率に応じて定まることになり、
必然的に相違することになる。なお、このとき、第３図
で示すように、キャパシタ電極パターン６〜８それぞれ
の面積（パターン幅）を異ならせたり、キャパシタ電極
パターン５〜８相互の離間間隔を変える手段を併せて採
用することも可能である。また、以上の説明においては
、積層体２を２つの誘電体部分２ａ、２ｂによって構成
するものとしているが、これには限定されず、例えば、
２つ以上の誘電体部分を積層一体化することによって積
層体２を構成してもよいことはいうまでもない。

つぎに、本発明の第２実施例として、本発明に係る積層
型複合電子部品がインダクタアレイである場合について
説明する。第４図はインダクタアレイの外観を示す斜視
図、第５図はその等価回路図であり、第６図はその積層
体の内部構成を示す分解斜視図である。これらの図にお
ける符号２０はインダクタアレイであり、このインダク
タアレイ２０は略直方体形状に焼成されてなる積層体２
１を備えている。

この積層体２１は、第４図及び第６図で示すように、透
磁率が互いに異なる２つの磁性体部分２１ａ、２１ｂを
積層一体化することによって構成されており、磁性体部
分２１ａ、２１ｂのそれぞれは矩形状の磁性体（フェラ
イト）シート２２２３の複数枚を順次積層することによ
って構成されている。そして、これらの磁性体シート２
２２３のうちの所要のものには、所要形状の内部電極と
なる直線状や屈曲線状とされたインダクタ電極パターン
２４〜２７が形成される一方、この積層体２の外面にお
ける所定位置それぞれには、この外面に露出したインダ
クタ電極パターン２４〜２７の端部と互いに接続される
端子電極２８〜３１が形成されている。そこで、このよ
うにして構成されたインダクタアレイ２０の等価回路は
、第５図で示すように表されることになる。

すなわち、このインダクタアレイ２０では、その積層体
２１を構成し、かつ、互いに透磁率の異なる磁性体部分
２１２．２１ｂそれぞれの内部にインダクタ電極パター
ン２４〜２７が形成されていることから、磁性体部分２
１ａ、２１ｂごとに構成されるインダクタ素子それぞれ
の有するインダクタンスは当該磁性体部分２１ａ、２１
ｂの有する透磁率に応じて定まることになる。そのため
、磁性体部分２１ａ、２１ｂの透磁率を互いに異ならせ
ておけば、インダクタ素子相互のインダクタンスは透磁
率に応して必然的に異なることになる。

なお、このとき、インダクタ電極パターン２４〜２７そ
れぞれの面積（パターン幅）を異ならせる手段を併せて
採用してもよく、また、積層体２１を２つ以上の磁性体
部分によって構成することも可能である。

さらにまた、以上の第１及び第２実施例においては、誘
電率の異なる複数の誘電体部分２ａ、２ｂもしくは透磁
率の異なる複数の磁性体部分２１ａ、２１ｂのそれぞれ
を積層一体化してなる積層体２．２１を備えたコンデン
サアレイ１及びインダクタアレイ２０に対して本発明を
適用するものとしているが、これらに限定されるもので
はなく、前述したと同様に構成された誘電体部分と磁性
体部分とを互いに積層一体化してなる積層体を備えた複
合電子部品（図示していない）に対して本発明を通用し
てもよいことはいうまでもない。

なお、以上の説明では、異なる誘電体部分や磁性体部分
に形成した電極をそれぞれ別々に取り出すようにしてい
るが、同し端子電極を跨がって上下もしくは左右に接続
してもよい。

〈発明の効果〉 以上説明したように、本発明に係る積層型複合電子部品
においては、誘電率の異なる複数の誘電体部分もしくは
透磁率の異なる複数の磁性体部分のそれぞれを、または
、誘電体部分と磁性体部分とを互いに積層一体化すると
ともに、誘電体部分もしくは磁性体部分それぞれの内部
には、所要形状の内部電極を形成している。

したがって、本発明を積層型複合電子部品としてのコン
デンサアレイに適用した場合、積層一体化してなる積層
体を構成する複数の誘電体部分、すなわち、互いに誘電
率の異なる複数の誘電体部分と、その内部それぞれに形
成された内部電極とからなるキャパシタ素子それぞれの
有する容量は誘電体部分の誘電率に応じて互いに異なる
こととなる。また、このことは１１本発明をインダクタ
アレイや誘電体部分と磁性体部分とを互いに積層−体化
してなる複合電子部品に対して適用した場合も同様であ
る。

その結果、本発明によれば、複合電子部品の小型化を推
進すると同時に、これを構成する複数のキャパシタ素子
もしくはインダクタ素子それぞれの有する容量もしくは
インダクタンスの調整可能範囲の拡大を容易に図ること
ができるという優れた効果が得られる。

【図面の簡単な説明】

第１図ないし第６図は本発明の実施例に係り、第１図は
本発明に係る積層型複合電子部品の第１実施例としての
コンデンサアレイの外観を示す斜視図、第２図はその等
価回路図であり、第３図はその積層体の内部構成を示す
分解斜視図である。 また、第４図は本発明の第２実施例としてのインダクタ
アレイの外観を示す斜視図、第５図はその等価回路図で
あり、第６図はその積層体の内部構成を示す分解斜視図
である。 図における符号１はコンデンサアレイ（積層型複合電子
部品）、２は積層体、２ａ、２ｂは誘電体部分、５〜８
はキャパシタ電極パターン（内部電極）、２０はインダ
クタアレイ（積層型複合電子部品）、２１は積層体、２
１３．２１ｂは磁性体部分、２４〜２７はインダクタ電
極パターン（内部電極）である。

Claims (1)

【特許請求の範囲】
1. （１）誘電率の異なる複数の誘電体部分もしくは透磁率
   の異なる複数の磁性体部分のそれぞれを、または、前記
   誘電体部分と磁性体部分とを互いに積層一体化するとと
   もに、 前記誘電体部分もしくは磁性体部分それぞれの内部には
   、所要形状の内部電極を形成したことを特徴とする積層
   型複合電子部品。