JPH0425146A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0425146A JPH0425146A JP2130629A JP13062990A JPH0425146A JP H0425146 A JPH0425146 A JP H0425146A JP 2130629 A JP2130629 A JP 2130629A JP 13062990 A JP13062990 A JP 13062990A JP H0425146 A JPH0425146 A JP H0425146A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resistor
- power supply
- external device
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路に関し、特に、外部装置を
用いなくても、加速試験時に必要な高温状態を得られる
ようにしたものである。
用いなくても、加速試験時に必要な高温状態を得られる
ようにしたものである。
通常、半導体集積回路は、初期不良を発見するために、
高温状態で素子を動作させる加速試験が行われている。
高温状態で素子を動作させる加速試験が行われている。
そして、従来、そのような加速試験番こおける半導体集
積回路の加熱には、オープン等の外部装置を利用してい
た。
積回路の加熱には、オープン等の外部装置を利用してい
た。
しかしながら、オープン等の外部装置を利用して高温状
態を得る従来の技術では、そのような外部装置が必要で
あるとともに、ICチップの移動等の手間が増えて試験
に要する時間が長くなるので、コスト低減の妨げとなっ
ていた。
態を得る従来の技術では、そのような外部装置が必要で
あるとともに、ICチップの移動等の手間が増えて試験
に要する時間が長くなるので、コスト低減の妨げとなっ
ていた。
この発明は、このような従来の技術が有する未解決の課
題に着目してなされたものであり、外部装置を利用する
ことなく加速試験における高温状態を得ることができる
半導体集積回路を提供することを目的としている。
題に着目してなされたものであり、外部装置を利用する
ことなく加速試験における高温状態を得ることができる
半導体集積回路を提供することを目的としている。
〔課題を解決するだめの手段]
上記目的を達成するために、本発明の半導体集積回路は
、回路が構成されたチップ内に又はこのチップに近接し
て発熱体を設けた。
、回路が構成されたチップ内に又はこのチップに近接し
て発熱体を設けた。
〔作用]
本発明にあっては、発熱体の発熱によって集積回路が加
熱されるから、加速試験に必要な温度を外部装置を利用
しなくても得られる。
熱されるから、加速試験に必要な温度を外部装置を利用
しなくても得られる。
〔実施例]
以下、この発明の実施例を図面の簡単な説明する。
第1図は本発明の第1実施例を示す図であり、ICチッ
プ1の実装状態を示す平面図である。
プ1の実装状態を示す平面図である。
即ち、ICチップ1は、図示しないパッケージ内の絶縁
体からなる基板2上に装着されるとともに、その周辺部
に複数のポンディングパッド3が設けられている。
体からなる基板2上に装着されるとともに、その周辺部
に複数のポンディングパッド3が設けられている。
そして、基板2上には、端部がICチップ1を取り囲む
ように複数の導体4が配線されていて、ICチップ1の
ポンディングパッド3と導体4の端部とが、ワイヤ5を
介して接続されている。
ように複数の導体4が配線されていて、ICチップ1の
ポンディングパッド3と導体4の端部とが、ワイヤ5を
介して接続されている。
つまり、ICチップ1は、ワイヤボンディングによって
基板2上に実装されている。
基板2上に実装されている。
なお、導体4の他端側は、パッケージの外側に突出し且
つ図示しない端子に接続される複数のピンに個別に導通
している。
つ図示しない端子に接続される複数のピンに個別に導通
している。
従って、ICチップ1への電源の供給や、ICチップ1
内の論理回路等と外部装置との間のデータの送受信等は
、パッケージ外側に突出した図示しないピン、導体4.
ワイヤ5及びボンディングバンド3を介して行われる。
内の論理回路等と外部装置との間のデータの送受信等は
、パッケージ外側に突出した図示しないピン、導体4.
ワイヤ5及びボンディングバンド3を介して行われる。
さらに、本実施例では、ICチップ1内に、任意のボン
ディングバラF’3a及び3b間を接続する発熱体とし
ての抵抗体6を設けている。
ディングバラF’3a及び3b間を接続する発熱体とし
ての抵抗体6を設けている。
ボンディングバンド3a及び3bは、ワイヤ5a、5b
、導体4a、4b及びパッケージ外側に突出した図示し
ないピン等を介して、電圧可変の外部電源7に接続可能
となっている。
、導体4a、4b及びパッケージ外側に突出した図示し
ないピン等を介して、電圧可変の外部電源7に接続可能
となっている。
そして、ICチップ1の加速試験を行う際には、抵抗体
6と外部電源7とを接続状態とし、外部電源7の電圧を
適宜上げて抵抗体6に電流を流して抵抗体6を発熱させ
、ICチップ1の温度を」−昇させる。
6と外部電源7とを接続状態とし、外部電源7の電圧を
適宜上げて抵抗体6に電流を流して抵抗体6を発熱させ
、ICチップ1の温度を」−昇させる。
このように、本実施例にあっては、ICチップ1内に抵
抗体6を設けるとともに、その抵抗体6を外部電源7に
接続可能としたため、オーブン等の外部装置を用いなく
ても、ICチップ1の温度を上昇させることができる。
抗体6を設けるとともに、その抵抗体6を外部電源7に
接続可能としたため、オーブン等の外部装置を用いなく
ても、ICチップ1の温度を上昇させることができる。
このため、オーブン等のような外部装置が不要となるし
、加速試験を行う際の手間が少なくなるから、試験に要
する時間が短くなり、コストの低減が図られる。
、加速試験を行う際の手間が少なくなるから、試験に要
する時間が短くなり、コストの低減が図られる。
なお、ICチップ1の通常使用時には、外部電源7の電
圧を零とするか、或いは、抵抗体6を外部電源7から切
り離せば、抵抗体6は発熱しないから集積回路の機能に
悪影響は与えない。
圧を零とするか、或いは、抵抗体6を外部電源7から切
り離せば、抵抗体6は発熱しないから集積回路の機能に
悪影響は与えない。
第2図は本発明の第2実施例を示す図であり、第1図と
同様に、ICチップ1の実装状態を示す平面図である。
同様に、ICチップ1の実装状態を示す平面図である。
なお、第1図と同等の構成には、同じ符号を付すととも
に、第1図に示したポンディングパッド3、導体4及び
ワイヤ5は省略している。
に、第1図に示したポンディングパッド3、導体4及び
ワイヤ5は省略している。
即ち、本実施例は、ICチップ1と別体のチップ8にボ
ンディング3a、3b及び抵抗体6を形成し、そのチッ
プ8を、ICチップ1に近接して基板2上に実装したこ
とを除いては、上記第1実施例と同様の構成である。
ンディング3a、3b及び抵抗体6を形成し、そのチッ
プ8を、ICチップ1に近接して基板2上に実装したこ
とを除いては、上記第1実施例と同様の構成である。
このような構成であっても、抵抗体6の発熱によってI
Cチップ1が加熱されるから、上記第1実施例と同等の
効果が得られる。
Cチップ1が加熱されるから、上記第1実施例と同等の
効果が得られる。
なお、上記各実施例では、発熱体として抵抗体6を用い
た場合について説明したが、これに限定されるものでは
なく、他の素子であってもよい。
た場合について説明したが、これに限定されるものでは
なく、他の素子であってもよい。
特に、ペルチェ素子を利用した場合には、加速試験時に
は発熱体として使用し、通常使用時には吸熱体として使
用すれば、上記実施例の効果とともに、ICチップ1の
冷却効果も得られる。
は発熱体として使用し、通常使用時には吸熱体として使
用すれば、上記実施例の効果とともに、ICチップ1の
冷却効果も得られる。
また、上記各実施例では、発熱体として抵抗体6を一つ
のICチップ1に一つ設&Jた場合について説明したが
、これに限定されるものではなく、二つ以上設けてもよ
い。
のICチップ1に一つ設&Jた場合について説明したが
、これに限定されるものではなく、二つ以上設けてもよ
い。
[発明の効果〕
以上説明したように、本発明によれば、チップ内に又は
チップに近接して発熱体を設けたため、オーブン等の外
部装置を用いなくても集積回路を加熱することができる
から、加速試験に要する手間が少なくなり、コストの低
減が図られるという効果がある。
チップに近接して発熱体を設けたため、オーブン等の外
部装置を用いなくても集積回路を加熱することができる
から、加速試験に要する手間が少なくなり、コストの低
減が図られるという効果がある。
第1図は本発明の第1実施例の構成を示す平面図、第2
図は本発明の第2実施例の構成を示す平面図である。 1・・・ICチップ、2・・・基板、3.3a、3b・
・・ホンディングパッド、4.4a、4b・・・導体、
5゜5a、5b・・・ワイヤ、6・・・抵抗体(発熱体
)、7・・・外部電源、8・・・チップ
図は本発明の第2実施例の構成を示す平面図である。 1・・・ICチップ、2・・・基板、3.3a、3b・
・・ホンディングパッド、4.4a、4b・・・導体、
5゜5a、5b・・・ワイヤ、6・・・抵抗体(発熱体
)、7・・・外部電源、8・・・チップ
Claims (1)
- (1)回路が構成されたチップ内に又はこのチップに近
接して発熱体を設けたことを特徴とする半導体集積回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2130629A JPH0425146A (ja) | 1990-05-21 | 1990-05-21 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2130629A JPH0425146A (ja) | 1990-05-21 | 1990-05-21 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0425146A true JPH0425146A (ja) | 1992-01-28 |
Family
ID=15038818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2130629A Pending JPH0425146A (ja) | 1990-05-21 | 1990-05-21 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0425146A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5255383A (en) * | 1975-10-31 | 1977-05-06 | Hitachi Ltd | Semiconductor integrated circuit |
| JPS636856A (ja) * | 1986-06-26 | 1988-01-12 | Nec Corp | 半導体装置の製造方法 |
| JPS6310537A (ja) * | 1986-07-01 | 1988-01-18 | Nec Corp | 半導体装置 |
-
1990
- 1990-05-21 JP JP2130629A patent/JPH0425146A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5255383A (en) * | 1975-10-31 | 1977-05-06 | Hitachi Ltd | Semiconductor integrated circuit |
| JPS636856A (ja) * | 1986-06-26 | 1988-01-12 | Nec Corp | 半導体装置の製造方法 |
| JPS6310537A (ja) * | 1986-07-01 | 1988-01-18 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100277563B1 (ko) | 반도체 장치의 검사 장치 및 그의 검사 방법 | |
| US6687978B2 (en) | Method of forming tester substrates | |
| US7714428B2 (en) | High power semiconductor package and method of making the same | |
| US4223337A (en) | Semiconductor integrated circuit with electrode pad suited for a characteristic testing | |
| JP2014169964A (ja) | 半導体装置の製造方法 | |
| JPH04273451A (ja) | 半導体装置 | |
| US6015723A (en) | Lead frame bonding distribution methods | |
| KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
| EP0414014A2 (en) | Semiconductor device and method of testing the same | |
| JPH0425146A (ja) | 半導体集積回路 | |
| JPH065677A (ja) | 半導体装置 | |
| JPH112655A (ja) | 半導体の高温度試験装置 | |
| JPS6128215B2 (ja) | ||
| KR20010110157A (ko) | 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법 | |
| JPS62219942A (ja) | ウエハ−状態における半導体集積回路 | |
| JPH0989981A (ja) | チップキャリア | |
| JP2786047B2 (ja) | 樹脂封止型半導体装置 | |
| JPS5941305B2 (ja) | 半導体装置 | |
| JPH04333251A (ja) | 半導体ウェーハ | |
| JPH02283051A (ja) | 半導体装置 | |
| JPH04174532A (ja) | 半導体集積回路 | |
| JPH02245678A (ja) | 集積回路装置 | |
| JPS62221126A (ja) | 半導体装置の試験方法及びその実施用ウエハ | |
| JP2972473B2 (ja) | 半導体装置 | |
| JPS6243141A (ja) | 半導体試験装置 |