JPH0425150A - 光半導体製造装置 - Google Patents
光半導体製造装置Info
- Publication number
- JPH0425150A JPH0425150A JP2129106A JP12910690A JPH0425150A JP H0425150 A JPH0425150 A JP H0425150A JP 2129106 A JP2129106 A JP 2129106A JP 12910690 A JP12910690 A JP 12910690A JP H0425150 A JPH0425150 A JP H0425150A
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- stage
- fixing plate
- optical semiconductor
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
- H10P72/7604—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
- H10P72/7606—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
- H10P72/7604—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
- H10P72/7622—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Jigs For Machine Tools (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｕ発明の目的コ
（産業上の利用分野）
本発明は、光半導体素子をチップキャリアに搭載するた
めの光半導体製造装置に関するもので、特に多種のチッ
プキャリアを常にステージ上の定位置に精度よく載置で
きる光半導体製造装置に係るものである。
めの光半導体製造装置に関するもので、特に多種のチッ
プキャリアを常にステージ上の定位置に精度よく載置で
きる光半導体製造装置に係るものである。
（従来の技術）
一般に光通信用モジュールなどには、数種類の光半導体
素子が組み込まれており、そのうちのいくつかは組み込
み及び保守を簡便にするため、セラミックなどでてきた
チップキャリアに個別に実装されている。
素子が組み込まれており、そのうちのいくつかは組み込
み及び保守を簡便にするため、セラミックなどでてきた
チップキャリアに個別に実装されている。
デツプＡヤリアに実装された光半導体素子は例えは第３
図及び第４図に示すような製造装置を使用して実装され
る。
図及び第４図に示すような製造装置を使用して実装され
る。
第３図に示す従来例の場合、ステージは、加熱πＦ能な
段差を有する金属製ステージ上部１゜及びステージ下部
２から成る。 デツプ夜ヤリア３はステージ下部２ Ｊ
−に載置される。 ステージ上部１の段差部の−・部に
は、チップキャリア３の位置決めのなめ、矩形状の凹部
４が形成される。 矩形状四部４と対向して配置された
固定板５で、チップキャリア３の側面を押しつけて固定
する。 なお、符号６，７及びＪＯはそれぞれ止め板、
クランプ部及びねじを表わす。
段差を有する金属製ステージ上部１゜及びステージ下部
２から成る。 デツプ夜ヤリア３はステージ下部２ Ｊ
−に載置される。 ステージ上部１の段差部の−・部に
は、チップキャリア３の位置決めのなめ、矩形状の凹部
４が形成される。 矩形状四部４と対向して配置された
固定板５で、チップキャリア３の側面を押しつけて固定
する。 なお、符号６，７及びＪＯはそれぞれ止め板、
クランプ部及びねじを表わす。
従ってこのような光半導体製造装置では、矩形状凹部４
にチップキャリアを配置するなめ、矩形の寸法以」二の
チップキャリアは配置不可能となる。
にチップキャリアを配置するなめ、矩形の寸法以」二の
チップキャリアは配置不可能となる。
又矩形状四部４の寸法を必要以上大きくすることは、チ
ップキャリアを配置固定した際の位置のバラツキが大き
くなり、光半導体素子を搭載する際の位置精度が悪くな
る。
ップキャリアを配置固定した際の位置のバラツキが大き
くなり、光半導体素子を搭載する際の位置精度が悪くな
る。
又第４図に示す従来例の場合、加熱可能な平板状の金属
ステージ８上にチップキャリア３を配置し、チップキャ
リア端部を上方より固定板９で押しつけて固定する。
ステージ８上にチップキャリア３を配置し、チップキャ
リア端部を上方より固定板９で押しつけて固定する。
この製造装置では、チップキャリア端部を上方から固定
板で押さえるが、一般にチップキャリアは数ｍｌ′Ｉｌ
角と非常に小さいので、チップキャリアの他端部が浮き
上がり、固定が不完全になったり、チップキャリア表面
を覆っている金属膜（多くの場合、電極膜）に損傷を与
える。
板で押さえるが、一般にチップキャリアは数ｍｌ′Ｉｌ
角と非常に小さいので、チップキャリアの他端部が浮き
上がり、固定が不完全になったり、チップキャリア表面
を覆っている金属膜（多くの場合、電極膜）に損傷を与
える。
（発明が解決しようとする課題）
これまで述べたように、第３図に示す従来の光半導体製
造装置においては、チップキャリアの寸法形状に応じて
、ステージ上の固定治具を交換するという煩わしさと、
不経済性とがあった。 又第４図に示す従来の光半導体
製造装置においては、チップキャリアの固定が不完全に
なったり、チップキャリア表面を覆う電極膜に損傷を与
えるという課題がある。
造装置においては、チップキャリアの寸法形状に応じて
、ステージ上の固定治具を交換するという煩わしさと、
不経済性とがあった。 又第４図に示す従来の光半導体
製造装置においては、チップキャリアの固定が不完全に
なったり、チップキャリア表面を覆う電極膜に損傷を与
えるという課題がある。
本発明は、１つの光半導体製造装置で 多種類のチップ
キャリアに対し光半導体素子の搭載作業が可能であり、
且つチップキャリアに１０傷を与えることなく、常に同
じ位置に精度よくチップキャリアを配置できる光半導体
製造装置を提Ｏ（することを目的とする。
キャリアに対し光半導体素子の搭載作業が可能であり、
且つチップキャリアに１０傷を与えることなく、常に同
じ位置に精度よくチップキャリアを配置できる光半導体
製造装置を提Ｏ（することを目的とする。
［発明の構成１
（課題を解決するための手段）
本発明は、上部に作業空間を有するスデージとこのステ
ージ上に載置される半導体素子搭載用部材であるチップ
キャリアを固定する手段とを有する光半導体製造装置に
おいて、 チップキャリアを載置するステージ下部と、ステージ下
部と段差を有し、前記チップキャリアの側面に当接する
段差面を有するステージ上部と、ステージ上部の前記段
差面と対向して前記チップキャリアの他の側面を押圧す
る而を有し且つステージ下部面に沿って移動、固定自在
のチップキャリア固定板とを具倫し、 ステージ上部の
前記段差面又はチップキャリア固定板の前記押圧面のい
ずれか一方の面か円弧状凹面であることを特徴とする光
半導体製造装置である。
ージ上に載置される半導体素子搭載用部材であるチップ
キャリアを固定する手段とを有する光半導体製造装置に
おいて、 チップキャリアを載置するステージ下部と、ステージ下
部と段差を有し、前記チップキャリアの側面に当接する
段差面を有するステージ上部と、ステージ上部の前記段
差面と対向して前記チップキャリアの他の側面を押圧す
る而を有し且つステージ下部面に沿って移動、固定自在
のチップキャリア固定板とを具倫し、 ステージ上部の
前記段差面又はチップキャリア固定板の前記押圧面のい
ずれか一方の面か円弧状凹面であることを特徴とする光
半導体製造装置である。
（作用）
ステージ下部に載置されたチップキャリアは、その両側
面を、ステージ上部の段差面と、これに対向する固定板
の抑圧面とに挟まれ、ステージ下部に沿った押圧力を受
ζｊる。 段差面又は抑圧面のいずれか一方の面、例え
は段差面か円弧状凹面であり、固定板の押圧面が平面と
すると、チップキャリアは固定前に置かれた位置にかか
わらず、固定板で円弧状四部の最深部（円弧の中点）に
向かう力を受けることにより、円弧状凹面の円周上を移
動し、常にステージ下部の同じ位置に配置固定される。
面を、ステージ上部の段差面と、これに対向する固定板
の抑圧面とに挟まれ、ステージ下部に沿った押圧力を受
ζｊる。 段差面又は抑圧面のいずれか一方の面、例え
は段差面か円弧状凹面であり、固定板の押圧面が平面と
すると、チップキャリアは固定前に置かれた位置にかか
わらず、固定板で円弧状四部の最深部（円弧の中点）に
向かう力を受けることにより、円弧状凹面の円周上を移
動し、常にステージ下部の同じ位置に配置固定される。
チップキャリアの一辺の長さが円弧上に形成される弦σ
）最大値以下のものであれば、形状の違いを問わず設置
可能となる。
）最大値以下のものであれば、形状の違いを問わず設置
可能となる。
（実施例）
以下、本発明の実施例について図面を警防して説明する
。
。
第１図は、本発明の光半導体製造装置及びこの装置を用
いて受光索子３ａをチップキャリア３に搭載した直後の
状態の一例を示すもので、同図（ａ ）は上面図、同図
（ｂ ）は側面図である。
いて受光索子３ａをチップキャリア３に搭載した直後の
状態の一例を示すもので、同図（ａ ）は上面図、同図
（ｂ ）は側面図である。
本発明の光半導体製造装置は、チップキャリア３を載置
するステージ下部１２と、これと段差を有すると共にチ
ップキャリア３の側面に当接する段差面１３を有するス
テージ上部１−１−と、この段差面１３とり・１向して
チップキャリアの他の側面を押圧する面１５を有し且つ
ステージ下部１２０表面に沿って移動、固定自在のチッ
プキャリア固定板Ｊ６とを具備する。 又チップキャリ
アの側面に当接する部分のステージ上部１１０段差段差
面は、円弧状凹面を形成している。 なお円弧状凹部Ｊ
３は、ステージ上部］１の段差面をステージ面の方向に
切り欠いて、外周が円弧の四部１４を形成したときの内
側面である。 又固定板１６の押圧面１５は平面状であ
る６ すなわち、この光半導体製造装置がチップキャリ
ア３と接する部分は、ステージ上部１】、ステージ下部
１２及びチップキャリア固定板１６から成る。 固定板
１６は、クランプ部７とねじ１０ａにより接続され、ク
ランプ部７に連動してステージ下部１２の面上を、円弧
状四部１４の最深部に向かう一方向に水平に移動する構
成となっている。 止め板６は、この板とステージ下部
】２との間を固定板１６が摺動できる間隔をとって、ね
じ１．Ｏｂを介してステージ下部１２に固定される。
チップキャリア３の表面には、同示し７てないが、金メ
ツキが施され、電気的に絶縁された電極が形成されてい
る。
するステージ下部１２と、これと段差を有すると共にチ
ップキャリア３の側面に当接する段差面１３を有するス
テージ上部１−１−と、この段差面１３とり・１向して
チップキャリアの他の側面を押圧する面１５を有し且つ
ステージ下部１２０表面に沿って移動、固定自在のチッ
プキャリア固定板Ｊ６とを具備する。 又チップキャリ
アの側面に当接する部分のステージ上部１１０段差段差
面は、円弧状凹面を形成している。 なお円弧状凹部Ｊ
３は、ステージ上部］１の段差面をステージ面の方向に
切り欠いて、外周が円弧の四部１４を形成したときの内
側面である。 又固定板１６の押圧面１５は平面状であ
る６ すなわち、この光半導体製造装置がチップキャリ
ア３と接する部分は、ステージ上部１】、ステージ下部
１２及びチップキャリア固定板１６から成る。 固定板
１６は、クランプ部７とねじ１０ａにより接続され、ク
ランプ部７に連動してステージ下部１２の面上を、円弧
状四部１４の最深部に向かう一方向に水平に移動する構
成となっている。 止め板６は、この板とステージ下部
】２との間を固定板１６が摺動できる間隔をとって、ね
じ１．Ｏｂを介してステージ下部１２に固定される。
チップキャリア３の表面には、同示し７てないが、金メ
ツキが施され、電気的に絶縁された電極が形成されてい
る。
次に、第１図の光半導体製造装置を使用して、チップキ
ャリア３に受光素子３ａを搭載する作業手順の概要を説
明する。 まず、図示してないが、装置下方のボタンを
押して、固定板１６を円弧状四部１４より退避さぜな後
、チップキャリア３を円弧状凹部］、／Ｉに、配置する
。 次にボタンを放すと、固定板１Ｇは、円弧状凹部１
４の最深部に向かって移動し、押圧面］５によりチップ
キャリア３の四ｍ１は押され、チップキャリア３の反対
側面は円弧ＪノＳ凹面Ｊ３の円周１−を移動し、常にス
テン下部１２上の一定位置に、固定される。 なお本実
施例の場合、この一定位置は、チップキャリア３の側面
が固定板１６の押圧面と平行であり、且つステージ上部
１１の円弧状凹面１３と当接する位置である。 次にチ
ップキャリア３の表面の電極Ｊ摸の所定位置に、半田付
けにより受光素子３ａを固着する。 さらに受光素子３
ａの′屯極端子と、チップキャリア３の表面の他の電極
膜とを金ワイヤ（図示していない）により接続する。
ャリア３に受光素子３ａを搭載する作業手順の概要を説
明する。 まず、図示してないが、装置下方のボタンを
押して、固定板１６を円弧状四部１４より退避さぜな後
、チップキャリア３を円弧状凹部］、／Ｉに、配置する
。 次にボタンを放すと、固定板１Ｇは、円弧状凹部１
４の最深部に向かって移動し、押圧面］５によりチップ
キャリア３の四ｍ１は押され、チップキャリア３の反対
側面は円弧ＪノＳ凹面Ｊ３の円周１−を移動し、常にス
テン下部１２上の一定位置に、固定される。 なお本実
施例の場合、この一定位置は、チップキャリア３の側面
が固定板１６の押圧面と平行であり、且つステージ上部
１１の円弧状凹面１３と当接する位置である。 次にチ
ップキャリア３の表面の電極Ｊ摸の所定位置に、半田付
けにより受光素子３ａを固着する。 さらに受光素子３
ａの′屯極端子と、チップキャリア３の表面の他の電極
膜とを金ワイヤ（図示していない）により接続する。
最後に装置下方のボタンを押して、固定板］６を解放し
、受光素子３ａを搭載したチップキャリア３を収り出し
、１ヤ業が完了する。
、受光素子３ａを搭載したチップキャリア３を収り出し
、１ヤ業が完了する。
この半導体製造装置を用いて実装を行なった結果、従来
の装置に比べ、多種類のチップキャリアが使用可能とな
り、損傷による外観歩留まりが９８％以上と従来に比べ
３０％以上も向上した。 又、チップキャリアの搭載位
置のバラツキによる光半導体素子の位置精度の歩留まり
が９５％以上と従来に比べて３５％以上も向」−シ、顕
著な効果を示した。
の装置に比べ、多種類のチップキャリアが使用可能とな
り、損傷による外観歩留まりが９８％以上と従来に比べ
３０％以上も向上した。 又、チップキャリアの搭載位
置のバラツキによる光半導体素子の位置精度の歩留まり
が９５％以上と従来に比べて３５％以上も向」−シ、顕
著な効果を示した。
本発明は、上記の実施例に限らず、固定板の押圧面を円
弧状凹面としてもよい。 第２図は、この例を示す上面
図で、第１図と同符号は同じ部分を表わす。 チップキ
ャリア３は、ステージ下部２２上に置かれ、その両側面
をステージ上部２１の平面状の段差面２３と、固定板２
６の円弧状凹面の押圧面２５とに挟まれ固定される。
この光半導体製造装置は、前記実施ＰＡ（第１図）に準
する作用及び効果が得られる。
弧状凹面としてもよい。 第２図は、この例を示す上面
図で、第１図と同符号は同じ部分を表わす。 チップキ
ャリア３は、ステージ下部２２上に置かれ、その両側面
をステージ上部２１の平面状の段差面２３と、固定板２
６の円弧状凹面の押圧面２５とに挟まれ固定される。
この光半導体製造装置は、前記実施ＰＡ（第１図）に準
する作用及び効果が得られる。
又上記実施例では、受光素子を搭載するチップキャリア
を例にとり説明しなか、本発明は、発光素子などの他の
半導体素ｆを搭載するチップキャリアに対しても適用で
きることは勿論である。
を例にとり説明しなか、本発明は、発光素子などの他の
半導体素ｆを搭載するチップキャリアに対しても適用で
きることは勿論である。
又本実施例では、チップキャリアの形状は直方体である
か、台形や円柱形のチップキャリアに対しても有効であ
る。
か、台形や円柱形のチップキャリアに対しても有効であ
る。
［発明の効果］
これまで述べたように、本発明により、１つの半導体製
造装置で、多種炉のチップキャリアに対し光半導体素子
の搭載作業が可能であり、且つデツプ六ヤリ７゛に（０
，傷を与−えることなく、常に同じ位置に精度よくチッ
プキャリアを配置できる光半導体製造装置を提供するこ
とができた。
造装置で、多種炉のチップキャリアに対し光半導体素子
の搭載作業が可能であり、且つデツプ六ヤリ７゛に（０
，傷を与−えることなく、常に同じ位置に精度よくチッ
プキャリアを配置できる光半導体製造装置を提供するこ
とができた。
第１図（ａ ）及び（ｂ ）は本発明の光半導体製造装
置の−・実施例の」二面図及び側面図、第２図は本発明
の光半導体製造装置の他の実施例の４二面ｌシ１、第３
図及び第４図は従来の光半導体製造装置のＪ、二面図で
ある６ １．１．１．．２］・・・ステージ下部、 ２，１２２
２・・・ステージ下部、 ３ａ・・・受光素子、 ４ ２６・・・固定板、 １３ １．５．２５・・・抑圧面。 ３・・・チップキャリア、 １４・・・凹部、 ５，１．６゜ ・段差面（円弧状凹面）、 特許出願人 株式会社 東 芝 東芝電子デバイスエンジニアリ
置の−・実施例の」二面図及び側面図、第２図は本発明
の光半導体製造装置の他の実施例の４二面ｌシ１、第３
図及び第４図は従来の光半導体製造装置のＪ、二面図で
ある６ １．１．１．．２］・・・ステージ下部、 ２，１２２
２・・・ステージ下部、 ３ａ・・・受光素子、 ４ ２６・・・固定板、 １３ １．５．２５・・・抑圧面。 ３・・・チップキャリア、 １４・・・凹部、 ５，１．６゜ ・段差面（円弧状凹面）、 特許出願人 株式会社 東 芝 東芝電子デバイスエンジニアリ
Claims (1)
- 【特許請求の範囲】 １ 上部に作業空間を有するステージと、このステージ
上に載置される半導体素子搭載用部材であるチップキャ
リアを固定する手段とを有する光半導体製造装置におい
て、 チップキャリアを載置するステージ下部と、ステージ下
部と段差を有し、前記チップキャリアの側面に当接する
段差面を有するステージ上部と、ステージ上部の前記段
差面と対向して前記チップキャリアの他の側面を押圧す
る面を有し且つステージ下部面に沿って移動、固定自在
のチップキャリア固定板とを具備し、ステージ上部の前
記段差面又はチップキャリア固定板の前記押圧面のいず
れか一方の面が円弧状凹面であることを特徴とする光半
導体製造装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2129106A JP2566042B2 (ja) | 1990-05-21 | 1990-05-21 | 光半導体製造装置 |
| KR1019910008152A KR940006508B1 (ko) | 1990-05-21 | 1991-05-20 | 광반도체제조장치 |
| US07/702,400 US5154729A (en) | 1990-05-21 | 1991-05-20 | Semiconductor manufacturing apparatus |
| DE69111513T DE69111513T2 (de) | 1990-05-21 | 1991-05-21 | Halbleiterherstellungseinrichtung. |
| EP91108150A EP0458246B1 (en) | 1990-05-21 | 1991-05-21 | Semiconductor manufacturing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2129106A JP2566042B2 (ja) | 1990-05-21 | 1990-05-21 | 光半導体製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0425150A true JPH0425150A (ja) | 1992-01-28 |
| JP2566042B2 JP2566042B2 (ja) | 1996-12-25 |
Family
ID=15001221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2129106A Expired - Fee Related JP2566042B2 (ja) | 1990-05-21 | 1990-05-21 | 光半導体製造装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5154729A (ja) |
| EP (1) | EP0458246B1 (ja) |
| JP (1) | JP2566042B2 (ja) |
| KR (1) | KR940006508B1 (ja) |
| DE (1) | DE69111513T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07153721A (ja) * | 1993-11-26 | 1995-06-16 | Seiko Seiki Co Ltd | ダイシング装置 |
| US5745364A (en) * | 1994-12-28 | 1998-04-28 | Nec Corporation | Method of producing semiconductor wafer |
| JP4657590B2 (ja) | 2002-08-28 | 2011-03-23 | オイレス工業株式会社 | 滑り軸受及びそれを具備した軸受機構 |
| JP4391217B2 (ja) * | 2003-12-16 | 2009-12-24 | 株式会社トプコン | 表面検査装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3564568A (en) * | 1968-08-22 | 1971-02-16 | Mallory & Co Inc P R | Method of locating and holding semiconductor wafer |
| US3709378A (en) * | 1971-03-04 | 1973-01-09 | Ibm | Aligning and orienting apparatus |
| US4125252A (en) * | 1974-10-01 | 1978-11-14 | Jeumont-Schneider | Power semiconductor assembly and the method and apparatus for assembly thereof |
| JPS52124168A (en) * | 1976-04-12 | 1977-10-18 | Matsushita Electric Industrial Co Ltd | Method of assembling electronic device circuit |
| JPS57138587A (en) * | 1981-02-13 | 1982-08-26 | Matsushita Electric Industrial Co Ltd | Shifter for article |
| US4519295A (en) * | 1983-06-02 | 1985-05-28 | Allied Corporation | Vacuum brake boosters |
| JPH03136232A (ja) * | 1989-08-31 | 1991-06-11 | Dainippon Screen Mfg Co Ltd | 基板の表面処理装置 |
-
1990
- 1990-05-21 JP JP2129106A patent/JP2566042B2/ja not_active Expired - Fee Related
-
1991
- 1991-05-20 KR KR1019910008152A patent/KR940006508B1/ko not_active Expired - Fee Related
- 1991-05-20 US US07/702,400 patent/US5154729A/en not_active Expired - Lifetime
- 1991-05-21 EP EP91108150A patent/EP0458246B1/en not_active Expired - Lifetime
- 1991-05-21 DE DE69111513T patent/DE69111513T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0458246B1 (en) | 1995-07-26 |
| US5154729A (en) | 1992-10-13 |
| KR940006508B1 (ko) | 1994-07-21 |
| JP2566042B2 (ja) | 1996-12-25 |
| EP0458246A1 (en) | 1991-11-27 |
| DE69111513D1 (de) | 1995-08-31 |
| DE69111513T2 (de) | 1996-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3561107A (en) | Semiconductor process for joining a transistor chip to a printed circuit | |
| US4125310A (en) | Electrical connector assembly utilizing wafers for connecting electrical cables | |
| JPH0814603B2 (ja) | 電気装置用の試験コネクタ | |
| US5175491A (en) | Integrated circuit testing fixture | |
| IT1212711B (it) | Dispositivo a semiconduttore aforma di scheda piana con contatti elettrici su ambedue le facce eprocedimento per la sua fabbricazione. | |
| JP2566042B2 (ja) | 光半導体製造装置 | |
| JPH02146757A (ja) | 半導体装置 | |
| BR9007676A (pt) | Dispositivo para conexao eletrica e bloco de terminais para telecomunicacoes e processo de fabricacao do dispositivo e do bloco | |
| IT1215267B (it) | Apparecchio e metodo per il perfezionato accoppiamento termico di un contenitore di semiconduttore ad una piastra di raffreddamento e l'aumentato accoppiamento elettrico dei conduttori del contenitore su piu' di un lato del contenitore ad una scheda circuitale. | |
| JP2574407B2 (ja) | 電子ビーム露光装置用ウェハーホルダ | |
| JPH0373551A (ja) | チップトレイ | |
| JP2901781B2 (ja) | 半導体装置の検査方法 | |
| GB8515479D0 (en) | Providing electrical connections to planar semiconductor devices | |
| JPH0338895A (ja) | 部品搭載用回路基板 | |
| JP3092921B1 (ja) | ボードユニット | |
| JP2816084B2 (ja) | 半田塗布方法、半導体装置の製造方法およびスキージ | |
| JPH067619B2 (ja) | 半導体表面処理用治具 | |
| JPS5742138A (en) | Semiconductor device | |
| JP2535086Y2 (ja) | 電子部品の実装構造とその保持体 | |
| JPH0283913A (ja) | チップ状電子部品端面の導電ペースト塗布方法 | |
| JPH0243752A (ja) | 静電チャック型ウエハホルダ | |
| JPH04109567A (ja) | 印刷配線基板用端子 | |
| JPS6126303A (ja) | 誘電体共振器の製造方法 | |
| JPH0531934U (ja) | 基板の反り矯正装置 | |
| JPS5646566A (en) | Solid image pickup device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |