JPS5855509B2 - デイスプレイ装置に於けるメモリアドレス指示方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、文字又は図形表示装置（以下ディスプレイ装
置と称す）に関するものであり、文字又は図形を表示す
るためにそれらのコード化された情報を記憶するメモリ
領域の有効な利用を行なおうとするものである。

ディスプレイ装置の表示フォーマットが行方向Ｙ＝ｍ、
列方向Ｘ＝ｎの行列（以下マトリックスと称す）である
場合に、ある区画を示すのにそのマトリックスの例えば
最初（つまりｍ＝０、ｎ＝ｏ ）の位置から全マトリッ
クスを列Ｘ行もしくは行×列の順にシリーズに計数する
場合と、行及び列を各々計数して、行と列の２数で示す
場合の二通りの方法があるが、２進数（バイナリ）を扱
う電子計算機等のデータ処理装置（以下ＣＰＵと称す）
でこれらディスプレイ装置を制御する場合は、種々の便
宜から後者の方法を採用することが一般的である。

さて、この場合に、行及び列でアドレスされるディスプ
レイ装置において例えば表示フォーマットが行方向４０
、列方向８０である場合に、これら行及び列をバイナリ
データでアドレスすれば夫夫は６ピツトと７ビツトであ
るため合計１３ビツトのアドレス情報となり８１９２ヲ
ードのメモリが必要となるが、実際の表示文字又は図形
は之よりもはるかに少なく、文字・図形の最大数は行、
列の積であるから３２００である。

このため１３ヒツト（８１９２）のアドレス情報を１２
ビツト（４０９６）のアドレス情報に変換して、４０９
６ワードのメモリの使用を可能にし、メモリの節約をは
かるのが本発明の目的である。

従来のディスプレイ装置の構成を第１図に示す。

第１図において１はＣＰＵとの間の入出力インターフェ
イス、２は制御装置（以下コントローラと称す）である
。

コントローラ２は入出力インターフェイス１を介してＣ
ＰＵとデータのやり取りをすると共に、メモリ３に対し
て読み出し／書込み（以下リード／ライトと称す）動作
を行ないメモリ３の内容を編集することにより、表示画
面における、各種編集動作を可能にする。

コントローラ２がメモリ３に対してリード／ライト動作
を行なう場合、メモリ３に対するアドレスは第１図に示
すごとく行アドレスレジスタ４と列アドレスレジスタ５
を介して指定される。

デイスプレィ装置においては、行および列アドレスの内
容は、表示画面上の行、列に対応させた方が取り扱いが
容易であるため、前述のごとくこの方法が＝般的に採用
されているものである。

メモリ３にデータを書き込む時はライトデータレジスタ
６にデータを与え、アドレス指定をし、ライト指令をメ
モリ３に与えればよい。

又、データを読み出す時は、アドレス指定をして、リー
ド指令を与えればアドレスされたデータがリードデータ
レジスタ１に読み出される。

読み出されたテ゛−夕はコントローラ２に取り込まれる
場合と文字又は図形を表示するための読み出し動作の時
にはリードデータを文字又は図形発生器８に供給して、
ここでコード化情報を文字又は図形のパターン情報に変
換し、それを表示部９に転送して文字又は図形を表示す
る場合とがある。

表示部が、ＣＲＴ（ブラウン管）ディスプレイの様に、
繰り返し表示しないと、静止画像として観測されないも
のである場合には行と列方向に順次カウントアツプされ
るカウンタの内容によってメモリ３がアドレスされ、リ
ード動作が繰り返し行なわれる。

このようなディスプレイ装置において行、列共に、又は
そのいずれか一方が２のベキ乗で表わせない様な場合、
例えば行４０（６ビツト）、列８０（７ビツト）の表示
をするためにはその行、列で表わされるアドレスが２進
数で表わせる連続したアドレスとならないために、従来
はメモリ３としてアドレス指定の最大値が２のベヤ乗で
構成される汎用のメモリ素子又はメモリ装置を使用する
場合は行、列のアドレスのビット数に対応した大きいメ
モリ容量を持つメモリを使用していた。

例えば、本例のごとく行４０、列８０の表示をするため
には表示文字又は図形の総数が３２００である文字又は
図形を表示するのであるにも拘らず８１９２ワードのメ
モリを使用していた。

３２０００文字又は図形を表示するために８１９２フー
ドのメモリを使用することは明らかに大きい無駄を含ん
でいる。

本発明はこの無駄をなくし、例えば上記表示例では、４
０９６ワードのメモリの使用を可能にするものである。

第２図は本発明の構成図を示す。

第２図において１から９は第１図に示したものと各動作
を含めて同じものである。

本発明の要旨は第２図に示すアドレス変換器１０の採用
にある。

アドレス変換器１０は図では行アドレスレジスタ４およ
び、列アドレスレジスタ５の後に入っているが、アドレ
ス変換器１０がコントローラ２０次に入ってアドレス変
換器の次に行、列アドレスレジスタに変るメモリアドレ
スレジスタ４，５が入ったのでもよい。

次に一例としてＣＲＴディスプレイの行４０、列８０の
画面表示を４０９６ワードのメモリを使用して実現する
ためのアドレス変換器について説明する。

従来の方法では、本例では行４０（６ビツト）、列８０
（７ビツト）合計１３ビツトでメモリをアドレスするこ
とになるので列アドレスを示す７ビツトで表わせる最大
数である１２８ワードの中に列データ８０が入ることに
なり４８ワ一ド分の領域が不使用のままアドレスされる
ことになる。

最大値が２のベキ乗で表わされる汎用メモリを使用する
とき、３２００の表示に１３ビツト（８１９２）の容量
を持ったメモリを用意しなげればならないのはこの不使
用の領域が多いためである。

本発明はこのとびとびにアドレスされるメモリ領域の不
使用領域をなくして之を連続したアドレスに変換し、最
大表示数すなわち行と列の積３２００を含む、１２ビツ
ト（４０９６）のアドレスに変換することによりメモリ
の無駄をなくするものである。

アドレスを連続させる手段を本例について説明してみる
と、行方向のアドレスをｍ（０≦ｍ≦３９）、列方向の
アドレスｎ（０≦ｎ≦７９）とし、このｍ、ｎを使って
表示文字の列方向の最大表示数である８０を定数とし次
の計算式により計算し、そしてこれを新しいメモリアド
レス（データ）Ａｄとする。

Ａｄ ：８０−ｍ＋ｎ Ａｄ ：メモリアドレス（データ） ｍ：行アドレス ｎ二列アドレス ここでＯ≦ｍ≦３９、Ｏ≦ｎ≦７９であることを考える
と、Ｏ≦Ａｄ≦３１９９となり、すなわちＡｄ＜４０９
６であるからＡｄ （メモリアドレスデータ）は１２ビ
ット以下すなわち４０９６ワ−ド以下のメモリ容量に変
換されることを示す。

すなわちアドレス変換器として単にＡｄ ＝Ｃ−ｍ＋ｎ
（Ｃ：列表示最大数）の演算回路を付加することにより
１３ビツトのメモリ容量を１２ビツトの連続したアドレ
スに変換することが出来る。

（上記においてＡｄ ＝Ｃ−ｍ＋ｎとしたがＡｄ ＝Ｒ
−ｎ＋ｍ（Ｒ：行表示最大数〕としても同様であること
は容易に類推出来る。

）さて、このアドレス変換を実現する具体的な論理回路
は種々のものが考えられるがここではその標準的回路例
として第３図にその例を示す。

１１は列表示最大数と行アドレスとの積を作る乗算回路
、１２は１１で作られた乗算結果と列アドレスを加える
加算回路である。

以上の説明では、表示画面の行、列の表示数、表示形態
、メモリアドレスとの対応及びアドレス変換回路等を特
定したが、種々の表示数、様々な構成の装置に対し本発
明はその要旨を変えることなく変形して実施することが
可能である。

以上のように本発明は極めて簡易なアドレス変換器を加
設することによって、メモリの領域を有効に使用するこ
とを可能にし、最少容量のメモリで従来と同様の表示を
可能とするものでありその効果は大きく工業上有益な発
明である。

次にはアドレス変換器の具体的且効果的な実施例を示す
。

前述のアドレス変換計算式Ａｄ−Ｃ−ｍ＋ｎは次式の様
に変換出来る。

周知のように２進数乗算において２（：ｔ−ｍはｍをα
桁移動（シフト）させることに等しい。

従って行４０（５ビツト）、８０（７ビツト）を表示す
る前記の場合を例にとり、列置大表示数８０を２のベキ
乗の級数に展開すると、 ８０＝６４＋１６＝２６＋２’となるが、これはｍ（行
アドレス）を６桁と４桁ジットさせたものを加算するも
のと等しく前述のＡｄ−８０−ｍ＋ｎのうち８０−ｍの
演算を容易に実行できることになる。

第４図に本発明のアドレス変換器の具体的な実施の一例
を示す。

１３は行アドレスを２進数で表わし６桁シフトした状態
を表わした図、１４は１３と同様で４桁シフトした状態
を表わした図、１５は列アドレスを２進数で表わした図
、１６はアドレス変換後のメモリアドレスデータの状態
を表わした図、１７は２進数８桁の加算器、１８は１７
と同様２進数８桁の加算器、１０１は１３０行アドレス
を６桁シフトさせたデータのうち上８桁を加算器１７に
導くことを示す線路、１０２は１４０行アドレスを４桁
移動させたデータの上８桁を加算器１７に導くことを示
す線路、１０３は列アドレスの上８桁を加算器１８に導
くことを示した線路、１０４は加算器１７で作られた８
桁のデータを加算器１８に導くことを示した線路、１０
５は加算器１８で作られたデータがメモリアドレスデー
タ１６の上８桁に対応することを示した線路、１０６は
列アドレスの下４桁はそのままメモリアドレスデータ１
６の下４桁になることを示した線路、 本例の動作を次に述べる。

行アドレスを６桁、４桁シフトしたものを加算器１７で
加算することにより行アドレスを８０倍したデータが線
路１０４に得られそのデータと列アドレスの上８桁を加
算器１８で加えることによりメモリアドレスデータの上
８桁が作られ、それに列アドレスの下４桁を加えること
によりメモリアドレスが作られることを示している。

ここで各アドレスの上８桁のみの加算で十分なことは行
アドレスのシフト後の状態を示す１３゜１４の下４桁は
いずれも“Ｏ“であることにより列アドレスの下４桁が
そのままメモリアドレスとなることを示している。

以上のように本方法は極く一般的で単純な加算器を用い
ることにより複雑な乗算器を用い□ることなく同様の結
果を得ることが可能である。

【図面の簡単な説明】

第１図は、従来の文字又は図形表示装置の回路の原理的
なブロック図、第２図は本発明の実施例を示す原理的な
ブロック図、第３図は本発明のアドレス変換器の動作を
示す原理的なブロック図、第４図は加算器のみを用いた
アドレス変換器の実施例を示す図、１は入出力インター
フェイス、２は制御装置、３はメモリ、４，５はメモリ
アドレスレジスタ、６はライトデータレジスタ、７はリ
ードデータレジスタ、８は文字又は図形発生器、９は表
示部、１０はアドレス変換器、１１は乗算器、１２は加
算器、１３は行アドレスを２進数で表わし６桁シフトさ
せた状態図、１４は行アドレスを２進数で表わし４桁シ
フトさせた状態図、１５は列アドレスを２進数で表わし
た図、１６はメモリアドレスを２進数で表わした図、１
７゜１８は加算器、１０１〜１０６はアドレスデータ線
路。

Claims (1)

【特許請求の範囲】
1. １ メモリに書き込まれた文字又は図形のコード化した
   情報を読み出して順次文字又は図形を表示するディスプ
   レイ装置に於いて、行及び列の少なくとも一方の最大表
   示数が２のベキ乗でない値をとる場合前記メモリのコー
   ド化情報の前記行及び列のアドレス情報によって゛列最
   太表示数×行アドレス十列アドレス″又は”行最大表示
   数Ｘ列アドレス十行アドレス”なる演算によるアドレス
   変換を行い、斯く変換した連続する新アドレスを用いて
   メモリ容量が２のベキ乗であるメモリ素子又はメモリ装
   置を駆動することによって該メモリに格納したデータ間
   のメモリ不使用領域を排除したことを特徴とするディス
   プレイ装置に於けるメモリアドレス指示方式。