JPH10145585A - 拡大画像生成装置 - Google Patents
拡大画像生成装置Info
- Publication number
- JPH10145585A JPH10145585A JP8294955A JP29495596A JPH10145585A JP H10145585 A JPH10145585 A JP H10145585A JP 8294955 A JP8294955 A JP 8294955A JP 29495596 A JP29495596 A JP 29495596A JP H10145585 A JPH10145585 A JP H10145585A
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- data
- line
- frame memory
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Memory System (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】
【課題】回路構成が簡素化されコストの低減化が図られ
た拡大画像生成装置を提供する。 【解決手段】フレームメモリコントロール回路１２によ
り、フレームメモリ１１の同一ページ内に、１行目の画
素データそれぞれと２行目の画素データそれぞれとを交
互に格納しておき、画像を拡大するための補間データの
生成にあたり、フレームメモリ１１の同一ページ内に格
納された画素データをページモードにより高速に読み出
すことによりラインメモリを不要にする。
た拡大画像生成装置を提供する。 【解決手段】フレームメモリコントロール回路１２によ
り、フレームメモリ１１の同一ページ内に、１行目の画
素データそれぞれと２行目の画素データそれぞれとを交
互に格納しておき、画像を拡大するための補間データの
生成にあたり、フレームメモリ１１の同一ページ内に格
納された画素データをページモードにより高速に読み出
すことによりラインメモリを不要にする。
Description
【０００１】
【発明の属する技術分野】本発明は、フレームメモリに
格納された画素データに基づいて拡大画像を生成する拡
大画像生成装置に関する。
格納された画素データに基づいて拡大画像を生成する拡
大画像生成装置に関する。
【０００２】
【従来の技術】従来より、ページモードを有するＤＲＡ
Ｍにより構成されたフレームメモリに、複数の画素それ
ぞれの各画素値をあらわす各画素データを、行方向およ
び列方向に二次元的に並べて格納しておき、格納された
画素データに基づいて、画像を拡大するための補間デー
タを生成することにより画像を拡大する拡大画像生成装
置が知られている。
Ｍにより構成されたフレームメモリに、複数の画素それ
ぞれの各画素値をあらわす各画素データを、行方向およ
び列方向に二次元的に並べて格納しておき、格納された
画素データに基づいて、画像を拡大するための補間デー
タを生成することにより画像を拡大する拡大画像生成装
置が知られている。
【０００３】このような拡大画像生成装置において、列
方向に対する補間データを生成する場合、フレームメモ
リに格納された二行に跨がる画素データを読み出し、こ
れら画素データに基づいて補間データを生成する必要が
ある。しかし、二行に跨る画素データは、フレームメモ
リ内の、ページモードで指定される互いに異なるページ
に格納されているため、これら二行に跨る画素データを
連続して読み出そうとすると、ページモードによる読出
し方式は使用できずランダムアクセス方式により読出し
を行なう必要がある。しかし、このランダムアクセス方
式は、その都度アドレスを指定して画素データを読み出
す方式であるため、画素データを読み出すために時間が
かかることになる。そこで、一行分（１ライン分）の画
素データを格納するラインメモリを用意し、ページモー
ド方式により、先ず、フレームメモリから１ライン目の
画素データを読み出してそのラインメモリに格納してお
き、次にフレームメモリから２ライン目の画素データを
読み出す際に、ラインメモリに格納された１ライン目の
画素データも読み出し、これら１ライン目，２ライン目
の画素データに基づいて列方向に対する補間データを生
成することが行われている。以下、図６を参照して説明
する。
方向に対する補間データを生成する場合、フレームメモ
リに格納された二行に跨がる画素データを読み出し、こ
れら画素データに基づいて補間データを生成する必要が
ある。しかし、二行に跨る画素データは、フレームメモ
リ内の、ページモードで指定される互いに異なるページ
に格納されているため、これら二行に跨る画素データを
連続して読み出そうとすると、ページモードによる読出
し方式は使用できずランダムアクセス方式により読出し
を行なう必要がある。しかし、このランダムアクセス方
式は、その都度アドレスを指定して画素データを読み出
す方式であるため、画素データを読み出すために時間が
かかることになる。そこで、一行分（１ライン分）の画
素データを格納するラインメモリを用意し、ページモー
ド方式により、先ず、フレームメモリから１ライン目の
画素データを読み出してそのラインメモリに格納してお
き、次にフレームメモリから２ライン目の画素データを
読み出す際に、ラインメモリに格納された１ライン目の
画素データも読み出し、これら１ライン目，２ライン目
の画素データに基づいて列方向に対する補間データを生
成することが行われている。以下、図６を参照して説明
する。
【０００４】図６は、従来の、ラインメモリを備えた拡
大画像生成装置のブロック図である。図６に示すフレー
ムメモリ６１には、そのフレームメモリ６１の行方向お
よび列方向に複数の画素データが二次元的に並べられて
格納されている。ラインメモリ６２には、フレームメモ
リ６１からの一行分（１ライン分）の画素データが一時
的に格納される。
大画像生成装置のブロック図である。図６に示すフレー
ムメモリ６１には、そのフレームメモリ６１の行方向お
よび列方向に複数の画素データが二次元的に並べられて
格納されている。ラインメモリ６２には、フレームメモ
リ６１からの一行分（１ライン分）の画素データが一時
的に格納される。
【０００５】演算回路６３は、フレームラインメモリ６
１に格納された画素データとラインメモリ６２に格納さ
れた画素データとの平均値を演算することにより、画像
を拡大表示するための補間データを生成する。表示回路
６４には、フレームメモリ６１に格納された画素データ
と演算回路６３により生成された補間データとの双方か
らなる拡大画像データが転送され、その拡大画像データ
により、図示しないモニタの画面上に画像が拡大して表
示される。
１に格納された画素データとラインメモリ６２に格納さ
れた画素データとの平均値を演算することにより、画像
を拡大表示するための補間データを生成する。表示回路
６４には、フレームメモリ６１に格納された画素データ
と演算回路６３により生成された補間データとの双方か
らなる拡大画像データが転送され、その拡大画像データ
により、図示しないモニタの画面上に画像が拡大して表
示される。
【０００６】以下、図７，８を参照して、図６に示す拡
大画像生成装置の動作について説明する。図７は、フレ
ームメモリに格納された画素データが、表示回路に転送
される様子を示す図、図８は、フレームメモリとライン
メモリとの動作タイミングを示す図である。
大画像生成装置の動作について説明する。図７は、フレ
ームメモリに格納された画素データが、表示回路に転送
される様子を示す図、図８は、フレームメモリとライン
メモリとの動作タイミングを示す図である。
【０００７】ここでは、その画像の行方向と列方向とに
ぞれぞれ２倍、面積にして４倍に拡大するものとする。
フレームメモリ６１に格納された画素データに基づい
て、拡大画像を生成するには、図８に示すように、タイ
ミングＴ１において、フレームメモリ６１に格納された
１ライン目の画素データを読み出してラインメモリ６２
に書き込む。また読み出された１ライン目の、隣接する
画素データどうしの平均値を演算回路６３により演算し
て補間データを生成し、この補間データを、１ライン目
の、隣接する画素データ間に挟んで、図７に示すように
表示回路６４にライン１’のデータとして転送する。
ぞれぞれ２倍、面積にして４倍に拡大するものとする。
フレームメモリ６１に格納された画素データに基づい
て、拡大画像を生成するには、図８に示すように、タイ
ミングＴ１において、フレームメモリ６１に格納された
１ライン目の画素データを読み出してラインメモリ６２
に書き込む。また読み出された１ライン目の、隣接する
画素データどうしの平均値を演算回路６３により演算し
て補間データを生成し、この補間データを、１ライン目
の、隣接する画素データ間に挟んで、図７に示すように
表示回路６４にライン１’のデータとして転送する。
【０００８】次に、タイミングＴ２において、フレーム
メモリ６１から２ライン目の画素データを読み出すとと
もに、ラインメモリ６２に格納された１ライン目の画素
データを読み出し、演算回路６３でこれら１ライン目の
画素データ，２ライン目の画素データの平均値の演算を
行い、これにより１ライン目と２ライン目の間を補間す
る補間データを生成し、図７に示すように表示回路６４
にライン１”のデータとして転送する。
メモリ６１から２ライン目の画素データを読み出すとと
もに、ラインメモリ６２に格納された１ライン目の画素
データを読み出し、演算回路６３でこれら１ライン目の
画素データ，２ライン目の画素データの平均値の演算を
行い、これにより１ライン目と２ライン目の間を補間す
る補間データを生成し、図７に示すように表示回路６４
にライン１”のデータとして転送する。
【０００９】次に、タイミングＴ３において、フレーム
メモリ６１に格納された２ライン目の画素データを再び
読み出してラインメモリ６２に書き込む。また、読み出
された２ライン目の、隣接する画素データどうしの平均
値を演算回路６３により演算して補間データを生成し、
この補間データを、２ライン目の、隣接する画素データ
間に挟んで表示回路６４にライン２’のデータとして転
送する。以下、同様にして表示回路６４にライン２”，
３’，…，のデータが順次転送され、これによりモニタ
上に画像が拡大して表示される。
メモリ６１に格納された２ライン目の画素データを再び
読み出してラインメモリ６２に書き込む。また、読み出
された２ライン目の、隣接する画素データどうしの平均
値を演算回路６３により演算して補間データを生成し、
この補間データを、２ライン目の、隣接する画素データ
間に挟んで表示回路６４にライン２’のデータとして転
送する。以下、同様にして表示回路６４にライン２”，
３’，…，のデータが順次転送され、これによりモニタ
上に画像が拡大して表示される。
【００１０】
【発明が解決しようとする課題】上述した拡大画像生成
装置では、１ライン目と２ライン目の間を補間する補間
データを生成する場合、先ず１ライン目の画素データを
フレームメモリ６１から読み出してラインメモリ６２に
格納しておき、次にフレームメモリ６１から読み出され
た２ライン目の画素データと、ラインメモリ６２に格納
された１ライン目の画素データとを演算して、列方向に
対する補間データを生成する。このため、画像を拡大す
るための、列方向に対する補間データの生成にあたり、
１ライン分の画素データを格納するためのラインメモリ
が必要である。従って、回路構成が複雑であり、またコ
ストアップになるという問題がある。
装置では、１ライン目と２ライン目の間を補間する補間
データを生成する場合、先ず１ライン目の画素データを
フレームメモリ６１から読み出してラインメモリ６２に
格納しておき、次にフレームメモリ６１から読み出され
た２ライン目の画素データと、ラインメモリ６２に格納
された１ライン目の画素データとを演算して、列方向に
対する補間データを生成する。このため、画像を拡大す
るための、列方向に対する補間データの生成にあたり、
１ライン分の画素データを格納するためのラインメモリ
が必要である。従って、回路構成が複雑であり、またコ
ストアップになるという問題がある。
【００１１】本発明は、上記事情に鑑み、回路構成が簡
素化されコストの低減化が図られた拡大画像生成装置を
提供することを目的とする。
素化されコストの低減化が図られた拡大画像生成装置を
提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成する本発
明の拡大画像生成装置は、 （１）ページモードを有するＤＲＡＭ （２）行方向および列方向に二次元的に並ぶ複数の画素
それぞれの各画素値をあらわす各画素データを、列方向
に隣接する２つの画素の画素データが同一ページ内で互
いに隣接するように、二行に跨がる画素データを同一ペ
ージ内に混在させて格納するＤＲＡＭコントロール回路 （３）上記ＤＲＡＭからページモードで読み出された画
素データに基づいて、少なくとも列方向について画像を
２倍に拡大する演算を行なう演算回路を備えたことを特
徴とする。
明の拡大画像生成装置は、 （１）ページモードを有するＤＲＡＭ （２）行方向および列方向に二次元的に並ぶ複数の画素
それぞれの各画素値をあらわす各画素データを、列方向
に隣接する２つの画素の画素データが同一ページ内で互
いに隣接するように、二行に跨がる画素データを同一ペ
ージ内に混在させて格納するＤＲＡＭコントロール回路 （３）上記ＤＲＡＭからページモードで読み出された画
素データに基づいて、少なくとも列方向について画像を
２倍に拡大する演算を行なう演算回路を備えたことを特
徴とする。
【００１３】本発明では、ＤＲＡＭコントロール回路に
より、二行に跨がる画素データがＤＲＡＭの同一ページ
内に混在して格納されるため、画像を拡大するための、
列方向に対する補間データの生成にあたり、同一ページ
内に混在された二行に跨がる画素データを１回のページ
モードサイクルで読み出すことができる。従って、画素
データを高速に読み出すことができ、１行分の画素デー
タを格納するためのラインメモリが不要になる。
より、二行に跨がる画素データがＤＲＡＭの同一ページ
内に混在して格納されるため、画像を拡大するための、
列方向に対する補間データの生成にあたり、同一ページ
内に混在された二行に跨がる画素データを１回のページ
モードサイクルで読み出すことができる。従って、画素
データを高速に読み出すことができ、１行分の画素デー
タを格納するためのラインメモリが不要になる。
【００１４】
【発明の実施の形態】以下、本発明の実施形態について
説明する。図１は、本発明の拡大画像生成装置の一実施
形態のブロック図、図２は、図１に示すフレームメモリ
に格納された画素データを示す図、図３は、図２に示す
画素データの読出し順を示す図である。
説明する。図１は、本発明の拡大画像生成装置の一実施
形態のブロック図、図２は、図１に示すフレームメモリ
に格納された画素データを示す図、図３は、図２に示す
画素データの読出し順を示す図である。
【００１５】本実施形態では、行方向および列方向に二
次元的に並ぶ複数の画素データに基づいて、行方向，列
方向それぞれについて画像を２倍に拡大する場合、即ち
４倍の面積の拡大画像を生成する場合について説明す
る。図１に示すフレームメモリ１１は、１本のワード線
が選択されるとそのワード線に接続された全てのメモリ
セルが活性化し、列デコーダのみの指定により高速に読
出しや書込みを行うことのできるページモードを有する
ＤＲＡＭである。
次元的に並ぶ複数の画素データに基づいて、行方向，列
方向それぞれについて画像を２倍に拡大する場合、即ち
４倍の面積の拡大画像を生成する場合について説明す
る。図１に示すフレームメモリ１１は、１本のワード線
が選択されるとそのワード線に接続された全てのメモリ
セルが活性化し、列デコーダのみの指定により高速に読
出しや書込みを行うことのできるページモードを有する
ＤＲＡＭである。
【００１６】フレームメモリコントロール回路１２は、
フレームメモリ１１の、ページモードで指定される同一
ページ内に、行方向および列方向に二次元的に並ぶ複数
の画素データのうちの１行目を構成する画素データＡ
１，Ａ２，Ａ３，Ａ４，…それぞれと、２行目を構成す
る画素データＢ１，Ｂ２，Ｂ３，…それぞれとを交互に
格納するように制御する。これにより、図２に示すよう
に、フレームメモリ１１に画素データＡ１，Ｂ１，Ａ
２，Ｂ２，Ａ３，Ｂ３，Ａ４，…がこの順に格納され
る。フレームメモリ１１に、このような順序で格納され
た画素データＡ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ３，Ａ
４，…は、図３に示すように、その順序で、即ち画素デ
ータＡ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ３，Ａ４，…の
順に読み出される。
フレームメモリ１１の、ページモードで指定される同一
ページ内に、行方向および列方向に二次元的に並ぶ複数
の画素データのうちの１行目を構成する画素データＡ
１，Ａ２，Ａ３，Ａ４，…それぞれと、２行目を構成す
る画素データＢ１，Ｂ２，Ｂ３，…それぞれとを交互に
格納するように制御する。これにより、図２に示すよう
に、フレームメモリ１１に画素データＡ１，Ｂ１，Ａ
２，Ｂ２，Ａ３，Ｂ３，Ａ４，…がこの順に格納され
る。フレームメモリ１１に、このような順序で格納され
た画素データＡ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ３，Ａ
４，…は、図３に示すように、その順序で、即ち画素デ
ータＡ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ３，Ａ４，…の
順に読み出される。
【００１７】演算回路１３は、フレームメモリ１１に格
納された画素データの平均値の演算を行うことにより、
画像を拡大表示するための補間データを生成する。表示
回路１４には、フレームメモリ１１に格納された画素デ
ータと演算回路１３により生成された補間データとの双
方からなる拡大画像データが転送され、その拡大画像デ
ータにより、図示しないモニタの画面上に画像が拡大し
て表示される。
納された画素データの平均値の演算を行うことにより、
画像を拡大表示するための補間データを生成する。表示
回路１４には、フレームメモリ１１に格納された画素デ
ータと演算回路１３により生成された補間データとの双
方からなる拡大画像データが転送され、その拡大画像デ
ータにより、図示しないモニタの画面上に画像が拡大し
て表示される。
【００１８】以下、図１に示す拡大画像生成装置の動作
について、図４，５を参照して説明する。図４は、演算
回路で演算された列方向に対する補間データを示す図、
図５は、表示回路に転送された拡大表示用の画素データ
を示す図である。フレームメモリ１１に格納された画素
データに基づいて、画像を拡大して表示するには、先ず
フレームメモリ１１に格納された画素データＡ１，Ｂ
１，Ａ２，Ｂ２，Ａ３，Ｂ３，Ａ４，…を、ページモー
ドにより画素データＡ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ
３，Ａ４，…の順に読み出す。これら画素データＡ１，
Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ３，Ａ４，…は、同一ペー
ジ内に格納されているため、高速に読み出される。読み
出された画素データＡ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ
３，Ａ４，…のうち、１行目を構成する画素データＡ
１，Ａ２，Ａ３，Ａ４，…の、隣接する画素データどう
しの平均値を演算回路１３により演算して、補間データ
｛（Ａ１＋Ａ２）／２｝，｛（Ａ２＋Ａ３）／２｝，…
を生成し、これら補間データ｛（Ａ１＋Ａ２）／２｝，
｛（Ａ２＋Ａ３）／２｝，…それぞれを、１行目の、隣
接する画素データ間に挟んで、図５に示すように表示回
路１４にライン１’のデータとして転送する。
について、図４，５を参照して説明する。図４は、演算
回路で演算された列方向に対する補間データを示す図、
図５は、表示回路に転送された拡大表示用の画素データ
を示す図である。フレームメモリ１１に格納された画素
データに基づいて、画像を拡大して表示するには、先ず
フレームメモリ１１に格納された画素データＡ１，Ｂ
１，Ａ２，Ｂ２，Ａ３，Ｂ３，Ａ４，…を、ページモー
ドにより画素データＡ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ
３，Ａ４，…の順に読み出す。これら画素データＡ１，
Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ３，Ａ４，…は、同一ペー
ジ内に格納されているため、高速に読み出される。読み
出された画素データＡ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ
３，Ａ４，…のうち、１行目を構成する画素データＡ
１，Ａ２，Ａ３，Ａ４，…の、隣接する画素データどう
しの平均値を演算回路１３により演算して、補間データ
｛（Ａ１＋Ａ２）／２｝，｛（Ａ２＋Ａ３）／２｝，…
を生成し、これら補間データ｛（Ａ１＋Ａ２）／２｝，
｛（Ａ２＋Ａ３）／２｝，…それぞれを、１行目の、隣
接する画素データ間に挟んで、図５に示すように表示回
路１４にライン１’のデータとして転送する。
【００１９】次に、フレームメモリ１１に格納された画
素データＡ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ３，Ａ４，
…を、ページモードにより画素データＡ１，Ｂ１，Ａ
２，Ｂ２，Ａ３，Ｂ３，Ａ４，…の順に読み出す。読み
出された画素データＡ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ
３，Ａ４，…のうち、１行目を構成する画素データＡ１
と２行目を構成する画素データＢ１の平均値を、演算回
路１３により演算して、図４に示す補間データ｛（Ａ１
＋Ｂ１）／２｝を生成する。また、画素データＡ１，Ａ
２の平均値、画素データＢ１，Ｂ２の平均値を演算して
補間データ｛（Ａ１＋Ａ２）／２｝，｛（Ｂ１＋Ｂ２）
／２｝を生成し、さらにこれら補間データ｛（Ａ１＋Ａ
２）／２｝，｛（Ｂ１＋Ｂ２）／２｝の平均値を演算し
て、図４に示す補間データ｛（Ａ１＋Ａ２＋Ｂ１＋Ｂ
２）／４｝を生成する。以下、同様にして補間データ
｛（Ａ２＋Ｂ２）／２｝，｛（Ａ２＋Ａ３＋Ｂ２＋Ｂ
３）／４｝，｛（Ａ３＋Ｂ３）／２｝，…を生成する。
このようにして、列方向に対する補間データを生成し
て、図５に示すように表示回路１４にライン１”のデー
タとして転送する。
素データＡ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ３，Ａ４，
…を、ページモードにより画素データＡ１，Ｂ１，Ａ
２，Ｂ２，Ａ３，Ｂ３，Ａ４，…の順に読み出す。読み
出された画素データＡ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ
３，Ａ４，…のうち、１行目を構成する画素データＡ１
と２行目を構成する画素データＢ１の平均値を、演算回
路１３により演算して、図４に示す補間データ｛（Ａ１
＋Ｂ１）／２｝を生成する。また、画素データＡ１，Ａ
２の平均値、画素データＢ１，Ｂ２の平均値を演算して
補間データ｛（Ａ１＋Ａ２）／２｝，｛（Ｂ１＋Ｂ２）
／２｝を生成し、さらにこれら補間データ｛（Ａ１＋Ａ
２）／２｝，｛（Ｂ１＋Ｂ２）／２｝の平均値を演算し
て、図４に示す補間データ｛（Ａ１＋Ａ２＋Ｂ１＋Ｂ
２）／４｝を生成する。以下、同様にして補間データ
｛（Ａ２＋Ｂ２）／２｝，｛（Ａ２＋Ａ３＋Ｂ２＋Ｂ
３）／４｝，｛（Ａ３＋Ｂ３）／２｝，…を生成する。
このようにして、列方向に対する補間データを生成し
て、図５に示すように表示回路１４にライン１”のデー
タとして転送する。
【００２０】次に、フレームメモリ１１に格納された画
素データＡ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ３，Ａ４，
…を再び読み出して、２行目を構成する画素データＢ
１，Ｂ２，Ｂ３，…の、隣接する画素データどうしの平
均値を演算して、補間データ｛（Ｂ１＋Ｂ２）／２｝，
｛（Ｂ２＋Ｂ３）／２｝，…を生成し、これら補間デー
タ｛（Ｂ１＋Ｂ２）／２｝，｛（Ｂ２＋Ｂ３）／２｝，
…それぞれを、２行目の、隣接する画素データ間に挟ん
で、表示回路１４にライン２’のデータとして転送す
る。以下、同様にして表示回路１４に、図示しないライ
ン２”，３’，…のデータが順次転送され、これにより
モニタ上に拡大画像が表示される。
素データＡ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ３，Ａ４，
…を再び読み出して、２行目を構成する画素データＢ
１，Ｂ２，Ｂ３，…の、隣接する画素データどうしの平
均値を演算して、補間データ｛（Ｂ１＋Ｂ２）／２｝，
｛（Ｂ２＋Ｂ３）／２｝，…を生成し、これら補間デー
タ｛（Ｂ１＋Ｂ２）／２｝，｛（Ｂ２＋Ｂ３）／２｝，
…それぞれを、２行目の、隣接する画素データ間に挟ん
で、表示回路１４にライン２’のデータとして転送す
る。以下、同様にして表示回路１４に、図示しないライ
ン２”，３’，…のデータが順次転送され、これにより
モニタ上に拡大画像が表示される。
【００２１】このように本実施形態の画像表示装置は、
フレームメモリ１１の、ページモードで指定される同一
ページ内に、１行目の画素データＡ１，Ａ２，Ａ３，Ａ
４，…それぞれと、２行目の画素データＢ１，Ｂ２，Ｂ
３，…それぞれとを交互に格納するものであるため、画
像を拡大するための、列方向に対する補間データの生成
にあたり、１行目の画素データＡ１，Ａ２，Ａ３，Ａ
４，…および２行目の画素データＢ１，Ｂ２，Ｂ３，…
の、二行に跨がる画像データをページモードで高速に読
み出すことができる、従って、図６に示す従来例のよう
なラインメモリが不要になる。
フレームメモリ１１の、ページモードで指定される同一
ページ内に、１行目の画素データＡ１，Ａ２，Ａ３，Ａ
４，…それぞれと、２行目の画素データＢ１，Ｂ２，Ｂ
３，…それぞれとを交互に格納するものであるため、画
像を拡大するための、列方向に対する補間データの生成
にあたり、１行目の画素データＡ１，Ａ２，Ａ３，Ａ
４，…および２行目の画素データＢ１，Ｂ２，Ｂ３，…
の、二行に跨がる画像データをページモードで高速に読
み出すことができる、従って、図６に示す従来例のよう
なラインメモリが不要になる。
【００２２】尚、本実施形態では、行方向および列方向
の双方について補間データを生成し、行方向および列方
向の双方について画像を拡大したが、列方向についての
み補間データを生成し、画像を列方向についてのみ拡大
してもよい。
の双方について補間データを生成し、行方向および列方
向の双方について画像を拡大したが、列方向についての
み補間データを生成し、画像を列方向についてのみ拡大
してもよい。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
同一ページ内に二行に跨る画素データを混在させて格納
するものであるため、画素データをページモードで高速
に読み出すことができる。従って、１行分の画素データ
を格納するためのラインメモリが不要になり、回路構成
が簡素化されコストの低減化が図られる。
同一ページ内に二行に跨る画素データを混在させて格納
するものであるため、画素データをページモードで高速
に読み出すことができる。従って、１行分の画素データ
を格納するためのラインメモリが不要になり、回路構成
が簡素化されコストの低減化が図られる。
【図１】本発明の画像表示装置の一実施形態のブロック
図である。
図である。
【図２】図１に示すフレームメモリに格納された画素デ
ータを示す図である。
ータを示す図である。
【図３】図２に示す画素データの読出し順を示す図であ
る。
る。
【図４】演算回路で演算された列方向に対する補間デー
タを示す図である。
タを示す図である。
【図５】表示回路に転送された拡大表示用の画素データ
を示す図である。
を示す図である。
【図６】従来の、ラインメモリを備えた拡大画像生成装
置のブロック図である。
置のブロック図である。
【図７】フレームメモリに格納された画素データが、表
示回路に転送される様子を示す図である。
示回路に転送される様子を示す図である。
【図８】フレームメモリとラインメモリとの動作タイミ
ングを示す図である。
ングを示す図である。
１１ フレームメモリ １２ フレームメモリ制御回路 １３ 演算回路 １４ 表示回路
Claims (1)
- 【請求項１】 ページモードを有するＤＲＡＭと、 行方向および列方向に二次元的に並ぶ複数の画素それぞ
れの各画素値をあらわす各画素データを、列方向に隣接
する２つの画素の画素データが同一ページ内で互いに隣
接するように、二行に跨がる画素データを同一ページ内
に混在させて格納するＤＲＡＭコントロール回路と、 前記ＤＲＡＭからページモードで読み出された画素デー
タに基づいて、少なくとも列方向について画像を２倍に
拡大する演算を行なう演算回路とを備えたことを特徴と
する拡大画像生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8294955A JPH10145585A (ja) | 1996-11-07 | 1996-11-07 | 拡大画像生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8294955A JPH10145585A (ja) | 1996-11-07 | 1996-11-07 | 拡大画像生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10145585A true JPH10145585A (ja) | 1998-05-29 |
Family
ID=17814462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8294955A Withdrawn JPH10145585A (ja) | 1996-11-07 | 1996-11-07 | 拡大画像生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10145585A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100352371B1 (ko) * | 1999-06-04 | 2002-09-11 | 한국전자통신연구원 | 영상 확대 디스플레이를 위한 라인 버퍼 및 그 제어 방법 |
| JP2011158734A (ja) * | 2010-02-01 | 2011-08-18 | Canon Inc | 画像形成装置及びその制御方法 |
-
1996
- 1996-11-07 JP JP8294955A patent/JPH10145585A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100352371B1 (ko) * | 1999-06-04 | 2002-09-11 | 한국전자통신연구원 | 영상 확대 디스플레이를 위한 라인 버퍼 및 그 제어 방법 |
| JP2011158734A (ja) * | 2010-02-01 | 2011-08-18 | Canon Inc | 画像形成装置及びその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08278779A (ja) | グラフィックス用フレームメモリ装置 | |
| JP3022405B2 (ja) | 画像メモリ制御装置 | |
| JP2000324337A (ja) | 画像拡大縮小装置 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JP3729187B2 (ja) | 画像表示装置 | |
| JPS592076A (ja) | 画像表示装置 | |
| JPH0441831B2 (ja) | ||
| JP3223130B2 (ja) | スプライト画像表示制御装置 | |
| JPH0816808A (ja) | 画像表示装置および画像表示方法 | |
| JP4661112B2 (ja) | 画像情報処理装置及び画像情報処理方法 | |
| JP2613933B2 (ja) | 表示容量変換装置および表示システム | |
| JPH0946515A (ja) | 拡大表示制御装置 | |
| JP3247441B2 (ja) | 画像処理装置 | |
| JPH0734225B2 (ja) | 画像処理装置 | |
| JPH0571113B2 (ja) | ||
| JPH09231125A (ja) | フレームメモリ | |
| JP2000125188A (ja) | ラインメモリ装置 | |
| JP2005055715A (ja) | オンスクリーン表示装置 | |
| JP2004040505A (ja) | 画像処理装置 | |
| JPS60258587A (ja) | シンボル発生器 | |
| JPH0336676A (ja) | ピクセル描画装置 | |
| JPH02204793A (ja) | 画像メモリ制御装置 | |
| JPH08194642A (ja) | 画像処理システム | |
| JPS60100183A (ja) | 画像拡大装置 | |
| JPS6354681A (ja) | 画像表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040203 |