JPH0426220B2 - - Google Patents
Info
- Publication number
- JPH0426220B2 JPH0426220B2 JP58161898A JP16189883A JPH0426220B2 JP H0426220 B2 JPH0426220 B2 JP H0426220B2 JP 58161898 A JP58161898 A JP 58161898A JP 16189883 A JP16189883 A JP 16189883A JP H0426220 B2 JPH0426220 B2 JP H0426220B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- polysilicon
- resistance
- nitride film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/694—Inorganic materials composed of nitrides
- H10P14/6943—Inorganic materials composed of nitrides containing silicon
- H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
（技術分野）
この発明は、高抵抗ポリシリコンを形成し、し
かもフアイナルパツシベーシヨン膜にプラズマ窒
化膜を用いた半導体装置の製造方法に関するもの
である。
かもフアイナルパツシベーシヨン膜にプラズマ窒
化膜を用いた半導体装置の製造方法に関するもの
である。
（従来技術）
半導体装置においては、フアイナルパツシベー
シヨン膜として、リンドープされたCVD酸化膜
が用いられてきた。しかし、このCVD酸化膜は、
リンを含有することによつてAl腐食を促進して
しまうなどの問題を引起す。
シヨン膜として、リンドープされたCVD酸化膜
が用いられてきた。しかし、このCVD酸化膜は、
リンを含有することによつてAl腐食を促進して
しまうなどの問題を引起す。
そこで、フアイナルパツシベーシヨン膜として
はプラズマ窒化膜を用いることが望ましいが、高
抵抗ポリシリコンを有する半導体装置において
は、前記ポリシリコンの抵抗値の低下が生じてし
まう欠点がある。なお、この現象は、プラズマ窒
化膜の育成により多量の水素原子が高抵抗ポリシ
リコン中に入りこみ、ダングリングボンドを充填
するためと考えられる。
はプラズマ窒化膜を用いることが望ましいが、高
抵抗ポリシリコンを有する半導体装置において
は、前記ポリシリコンの抵抗値の低下が生じてし
まう欠点がある。なお、この現象は、プラズマ窒
化膜の育成により多量の水素原子が高抵抗ポリシ
リコン中に入りこみ、ダングリングボンドを充填
するためと考えられる。
（発明の概要）
そこで、本発明者が鋭意研究した結果、フアイ
ナルパツシベーシヨン膜としてのプラズマ窒化膜
を育成後に不活性ガス雰囲気中でプラズマを印加
することにより、高抵抗ポリシリコンの抵抗値を
プラズマ窒化膜育成前の抵抗値まで回復できるこ
とを見出し、この発明に至つた。
ナルパツシベーシヨン膜としてのプラズマ窒化膜
を育成後に不活性ガス雰囲気中でプラズマを印加
することにより、高抵抗ポリシリコンの抵抗値を
プラズマ窒化膜育成前の抵抗値まで回復できるこ
とを見出し、この発明に至つた。
この発明は、高抵抗ポリシリコンを形成し、し
かもフアイルパツシベーシヨン膜にプラズマ窒化
膜を用いた半導体装置の製造方法において、フア
イナルパツシベーシヨン膜を生成した後に不活性
ガス雰囲気中でプラズマを印加することを特徴と
する半導体装置の製造方法であり、高抵抗でかつ
安定した特性のポリシリコンを生成することを目
的とする。
かもフアイルパツシベーシヨン膜にプラズマ窒化
膜を用いた半導体装置の製造方法において、フア
イナルパツシベーシヨン膜を生成した後に不活性
ガス雰囲気中でプラズマを印加することを特徴と
する半導体装置の製造方法であり、高抵抗でかつ
安定した特性のポリシリコンを生成することを目
的とする。
なお、この発明において、不活性ガスとして
は、N2ガス、アルゴンガス、フツ素ガスなどを
用いることができる。
は、N2ガス、アルゴンガス、フツ素ガスなどを
用いることができる。
（実施例）
以下この発明の一実施例を第１図を参照して説
明する。
明する。
第１図ａにおいて、１はシリコン基板であり、
まず、このシリコン基板１上に公知の技術を用い
て薄い熱酸化膜２を成長させ、次いでその熱酸化
膜２上に高濃度にリンドープされたポリシリコン
３を成長させ、その後、選択的に熱酸化膜２とポ
リシリコン３を除去する。しかる後に、全面に熱
酸化膜４を成長させる。そして、この熱酸化膜４
に、ポリシリコン３と後述する高抵抗ポリシリコ
ンのコンタクトをとるためのコンタクトホール５
を公知のホトリソエツチング技術により形成す
る。その後、高抵抗ポリシリコン６を全面に成長
させ、その高抵抗ポリシリコン６を公知のホトリ
ソエツチング技術により所定パターンにパターニ
ングする。次いで、中間絶縁膜としてCVD酸化
膜７を全面に形成する。そして、このCVD酸化
膜７と前記熱酸化膜４に、ポリシリコン３とAl
配線コンタクトをとるためのコンタクトホール８
を公知のホトリソエツチング技術で形成した後
で、そのAl配線９を形成する。
まず、このシリコン基板１上に公知の技術を用い
て薄い熱酸化膜２を成長させ、次いでその熱酸化
膜２上に高濃度にリンドープされたポリシリコン
３を成長させ、その後、選択的に熱酸化膜２とポ
リシリコン３を除去する。しかる後に、全面に熱
酸化膜４を成長させる。そして、この熱酸化膜４
に、ポリシリコン３と後述する高抵抗ポリシリコ
ンのコンタクトをとるためのコンタクトホール５
を公知のホトリソエツチング技術により形成す
る。その後、高抵抗ポリシリコン６を全面に成長
させ、その高抵抗ポリシリコン６を公知のホトリ
ソエツチング技術により所定パターンにパターニ
ングする。次いで、中間絶縁膜としてCVD酸化
膜７を全面に形成する。そして、このCVD酸化
膜７と前記熱酸化膜４に、ポリシリコン３とAl
配線コンタクトをとるためのコンタクトホール８
を公知のホトリソエツチング技術で形成した後
で、そのAl配線９を形成する。
しかる後、以上のような構造体の全表面に、フ
アイナルパツシベーシヨン膜としてプラズマ窒化
膜１０を育成し、その後、公知の技術によりプラ
ズマ窒化膜１０のパターニングを行う（第１図
ｂ）。
アイナルパツシベーシヨン膜としてプラズマ窒化
膜１０を育成し、その後、公知の技術によりプラ
ズマ窒化膜１０のパターニングを行う（第１図
ｂ）。
その後、前記プラズマ窒化膜１０を含む上記構
造体に対してN2雰囲気中でプラズマを印加する。
このプラズマ印加は、N21l、真空度2torr、出力
100〜150ワツト、周波数400KHz、基板温度常温
〜400℃の条件で行う。印加時間は10分間とする。
造体に対してN2雰囲気中でプラズマを印加する。
このプラズマ印加は、N21l、真空度2torr、出力
100〜150ワツト、周波数400KHz、基板温度常温
〜400℃の条件で行う。印加時間は10分間とする。
第２図は、プラズマ窒化膜１０の育成前後およ
び前記プラズマ印加前後の高抵抗ポルシリコン６
の抵抗値を示す。ポイント１はプラズマ窒化膜１
０の育成前、ポイント２はプラズマ窒化膜１０を
育成した後プラズマを印加する前、ポイント３は
N2プラズマ印加後である。この第２図に示すよ
うに、N2プラズマ印加後は、高抵抗ポリシリコ
ン６の抵抗値が、プラズマ窒化膜１０育成前の抵
抗値まで回復している。
び前記プラズマ印加前後の高抵抗ポルシリコン６
の抵抗値を示す。ポイント１はプラズマ窒化膜１
０の育成前、ポイント２はプラズマ窒化膜１０を
育成した後プラズマを印加する前、ポイント３は
N2プラズマ印加後である。この第２図に示すよ
うに、N2プラズマ印加後は、高抵抗ポリシリコ
ン６の抵抗値が、プラズマ窒化膜１０育成前の抵
抗値まで回復している。
（発明の効果）
以上詳述したようにこの発明の方法によれば、
プラズマ窒化膜をフアイナルパツシベーシヨン膜
として育成した後に不活性ガス雰囲気中でプラズ
マを印加することにより、通常の熱処理で達成さ
れないポリシリコンの高抵抗化が可能となる。し
たがつて、従来はポリシリコンの低抵抗化により
プラズマ窒化膜の使用が困難であつたが、この発
明により、高抵抗ポリシリコンを有する半導体装
置にもプラズマ窒化膜を適用することが可能とな
る。また、プラズマ窒化膜が適用できることによ
り、耐Al腐食性の信頼性の高い半導体装置を製
造できる。
プラズマ窒化膜をフアイナルパツシベーシヨン膜
として育成した後に不活性ガス雰囲気中でプラズ
マを印加することにより、通常の熱処理で達成さ
れないポリシリコンの高抵抗化が可能となる。し
たがつて、従来はポリシリコンの低抵抗化により
プラズマ窒化膜の使用が困難であつたが、この発
明により、高抵抗ポリシリコンを有する半導体装
置にもプラズマ窒化膜を適用することが可能とな
る。また、プラズマ窒化膜が適用できることによ
り、耐Al腐食性の信頼性の高い半導体装置を製
造できる。
第１図はこの発明の半導体装置の製造方法の一
実施例を説明するための断面図、第２図はこの発
明の一実施例における高抵抗ポリシリコンの抵抗
値変化の様子を示す特性図である。 ６……高抵抗ポリシリコン、１０……プラズマ
窒化膜。
実施例を説明するための断面図、第２図はこの発
明の一実施例における高抵抗ポリシリコンの抵抗
値変化の様子を示す特性図である。 ６……高抵抗ポリシリコン、１０……プラズマ
窒化膜。
Claims (1)
- １ 高抵抗ポリシリコンを形成し、しかもフアイ
ナルパツシベーシヨン膜にプラズマ窒化膜を用い
た半導体装置の製造方法において、フアイナルパ
ツシベーシヨン膜を生成した後に不活性ガス雰囲
気中でプラズマを印加することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58161898A JPS6054469A (ja) | 1983-09-05 | 1983-09-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58161898A JPS6054469A (ja) | 1983-09-05 | 1983-09-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6054469A JPS6054469A (ja) | 1985-03-28 |
| JPH0426220B2 true JPH0426220B2 (ja) | 1992-05-06 |
Family
ID=15744106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58161898A Granted JPS6054469A (ja) | 1983-09-05 | 1983-09-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6054469A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691082B2 (ja) * | 1988-10-13 | 1994-11-14 | 株式会社東芝 | 半導体装置の製造方法 |
-
1983
- 1983-09-05 JP JP58161898A patent/JPS6054469A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6054469A (ja) | 1985-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0454993B2 (ja) | ||
| JPS6054469A (ja) | 半導体装置の製造方法 | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JPH0684938A (ja) | 半導体装置の製造方法 | |
| JPH0468770B2 (ja) | ||
| JP3157194B2 (ja) | 半導体装置の製造方法 | |
| JPS6060752A (ja) | 高抵抗ポリシリコンの製造方法 | |
| JP2830295B2 (ja) | 半導体装置の製造方法 | |
| JP3191477B2 (ja) | 配線構造およびその製造方法 | |
| JP2830720B2 (ja) | 半導体装置の製造方法 | |
| JP2512603B2 (ja) | 半導体装置の製造方法 | |
| JPH0374842A (ja) | 半導体装置の製造方法 | |
| KR100332134B1 (ko) | 반도체소자의게이트전극형성방법 | |
| JPH0611026B2 (ja) | 分子線エピタキシヤル成長法 | |
| JPS6248015A (ja) | 半導体層の固相成長方法 | |
| JPS5814739B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH02214115A (ja) | 半導体装置の製造方法 | |
| JPH03220763A (ja) | 半導体装置の製造方法 | |
| JPH0529214A (ja) | 半導体基板の製造方法 | |
| JPS61147550A (ja) | 半導体装置の製造方法 | |
| JPH0529480A (ja) | 半導体装置の製造方法 | |
| JPH0228250B2 (ja) | ||
| JPS5837991B2 (ja) | 半導体装置の製造方法 | |
| JPH0773095B2 (ja) | 半導体装置の製造方法 | |
| JPS6131616B2 (ja) |