JPH04264930A - マイクロプログラム制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプログラム制
御回路に関し、特に制御記憶及びマイクロプログラムレ
ジスタに障害が発生した場合のマイクロプログラム制御
によるエラー処理の制御回路に関する。

【０００２】

【従来の技術】従来、この種のマイクロプログラム制御
回路では、制御記憶及びマイクロプログラムレジスタの
障害が検出された場合、障害を起こしている制御記憶及
びマイクロプログラムレジスタを使用してエラー処理を
行っている。

【０００３】

【発明が解決しようとする課題】上述したように従来の
マイクロプログラム制御回路では、一度障害を起こした
制御記憶及びマイクロプログラムレジスタを使用するた
め、エラー処理実行時に再び障害を起こす可能性が大き
く、エラー処理を完了できない場合や誤ったエラー処理
を行う場合が多いという欠点がある。

【０００４】本発明の目的は、通常動作用のマイクロプ
ログラム制御回路に、エラー処理用プログラムが格納さ
れるエラー処理用制御記憶と、エラー処理用マイクロプ
ログラムアドレス生成回路と、エラー処理用マイクロプ
ログラムレジスタと、エラー処理表示レジスタ及びエラ
ー処理表示信号によってマイクロプログラムレジスタ出
力の通常動作用とエラー処理用を切り換える選択回路と
を有し、エラー発生時には、選択回路によりエラー処理
用制御記憶、エラー処理用マイクロプログラムアドレス
生成回路、エラー処理用マイクロプログラムレジスタを
使用するように切り換え、障害の発生した部分を使用し
ないでエラー処理を行うことにより、上記の欠点を解消
し、エラー発生時の状態値の採取を完了させることがで
き、再試行が容易になり、データ処理システムの信頼性
の向上を図ったマイクロプログラム制御回路を提供する
ことにある。

【０００５】

【課題を解決するための手段】本発明のマイクロプログ
ラム制御回路は、マイクロプログラムアドレスを生成す
るマイクロプログラムアドレス生成回路と、マイクロプ
ログラムアドレス生成回路により出力されるマイクロプ
ログラムアドレスによって格納されているマイクロプロ
グラムから読み出しデータを出力する制御記憶と、制御
記憶からの読み出しデータを入力しマイクロプログラム
レジスタ出力を出力するマイクロプログラムレジスタと
、マイクロプログラムレジスタからのマイクロプログラ
ムレジスタ出力のエラーを検出するエラー検出回路とを
有するマイクロプログラム制御回路において、マイクロ
プログラム制御回路と、エラー処理用マイクロプログラ
ムを格納しエラー処理用読み出しデータを出力するエラ
ー処理用制御記憶と、エラー処理用制御記憶からのエラ
ー処理用読み出しデータを格納するエラー処理用マイク
ロプログラムレジスタと、エラー処理用マイクロプログ
ラムレジスタのエラー処理用マイクロプログラムレジス
タ出力からエラー処理用制御記憶へのアドレスを生成す
るエラー処理用マイクロプログラムアドレス生成回路と
、マイクロプログラム制御回路のエラー検出回路のエラ
ー検出回路出力を格納しエラー処理中を示すエラー処理
表示レジスタと、エラー処理表示レジスタがエラー処理
中を示す時にマイクロプログラム制御回路のマイクロプ
ログラムレジスタ出力とエラー処理用マイクロプログラ
ムレジスタ出力とからエラー処理用マイクロプログラム
レジスタ出力を選択する選択回路とを有し、選択回路の
出力をマイクロプログラム語としてエラー処理を行って
いる。

【０００６】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【０００７】図１は本発明の一実施例のマイクロプログ
ラム制御回路のブロック図である。

【０００８】図１において、本実施例のマイクロプログ
ラム制御回路は、制御記憶１０とマイクロプログラムア
ドレス生成回路１２とマイクロプログラムレジスタ１４
とエラー検出回路１６とから成る通常動作用のマイクロ
プログラム制御回路と、エラー処理用制御記憶１１とエ
ラー処理用マイクロプログラムアドレス生成回路１３と
エラー処理用マイクロプログラムレジスタ１５とから成
るエラー処理用のマイクロプログラム制御回路と、選択
回路１７と、エラー処理表示レジスタ１８とから構成さ
れている。

【０００９】まず、通常動作時について説明する。

【００１０】マイクロプログラムレジスタ１４の出力で
あるマイクロプログラムレジスタ出力２１に従って、マ
イクロプログラムアドレス生成回路１２でマイクロプロ
グラムアドレス２７が生成され、このマイクロプログラ
ムアドレス２７によって制御記憶１０から次のマイクロ
プログラムが読み出しデータ２５として読み出され、マ
イクロプログラムレジスタ１４に格納される。この動作
が基本的には繰り返される。マイクロプログラムレジス
タ出力２１は、エラー検出回路１６で常時チェックされ
る。エラー検出回路１６でエラーが検出されなければエ
ラー処理表示レジスタ１８はセットされず、マイクロプ
ログラム語２０としてマイクロプログラムレジスタ出力
２１が選択回路１７によって選択され、データ処理装置
の制御を行う。

【００１１】次に、制御記憶１０または読み出しデータ
２５、マイクロプログラムレジスタ１４、マイクロプロ
グラムレジスタ出力２１に障害が発生した場合について
説明する。

【００１２】エラー検出回路１６は、障害を検出すると
、エラー信号２４を出力する。エラー信号２４は、エラ
ー処理表示レジスタ１８に格納され、エラー処理中を示
すと同時に、エラー処理用マイクロプログラムアドレス
生成回路１３に入力される。エラー処理用マイクロプロ
グラムアドレス生成回路１３は、エラー処理開始アドレ
スを生成し、エラー処理用マイクロプログラムアドレス
２８として出力する。エラー処理用制御記憶１１からエ
ラー処理用マイクロプログラムアドレス２８によってエ
ラー処理の最初のマイクロプログラムがエラー処理用読
み出しデータ２６として読み出され、エラー処理用マイ
クロプログラムレジスタ１５に格納される。

【００１３】次のサイクルでは、エラー処理表示レジス
タ１８の出力のエラー処理表示信号２３が出力される。 エラー処理表示信号２３が出力されると、エラー処理用
マイクロプログラムアドレス生成回路１３は、エラー処
理用マイクロプログラムレジスタ出力２２に従ったマイ
クロプログラムアドレスを生成し、エラー処理用マイク
ロプログラムアドレス２８を出力する。また、選択回路
１７は、通常動作時に使用するマイクロプログラムレジ
スタ出力２１とエラー処理時に使用するエラー処理用マ
イクロプログラムレジスタ出力２２とからエラー処理用
マイクロプログラムレジスタ出力２２をマイクロプログ
ラム語２０として選択し、出力する。

【００１４】以上のように、通常動作中に使用する制御
記憶及びマイクロプログラムレジスタに障害を検出する
と、エラー処理用の制御記憶及びマイクロプログラムレ
ジスタに切り換え、障害を起こした部分を使用せずにエ
ラー処理を行う。

【００１５】

【発明の効果】以上説明したように、本発明のマイクロ
プログラム制御回路は、通常動作用のマイクロプログラ
ム制御回路に、エラー処理用プログラムが格納されるエ
ラー処理用制御記憶と、エラー処理用マイクロプログラ
ムアドレス生成回路と、エラー処理用マイクロプログラ
ムレジスタと、エラー処理表示レジスタ及びエラー処理
表示信号によってマイクロプログラムレジスタ出力の通
常動作用とエラー処理用を切り換える選択回路とを有し
、エラー発生時には、選択回路によりエラー処理用制御
記憶、エラー処理用マイクロプログラムアドレス生成回
路、エラー処理用マイクロプログラムレジスタを使用す
るように切り換え、障害の発生した部分を使用しないで
エラー処理を行うことにより、エラー発生時の状態値の
採取を完了させることができ、再試行が容易になり、デ
ータ処理システムの信頼性の向上を図ることができると
いう効果がある。

【００１６】特にマイクロプロセッサシステムにおいて
は、処理を他のプロセッサに移す機能が容易にできるよ
うになり、信頼性を向上させることができる。

【図面の簡単な説明】

【図１】本発明の一実施例のマイクロプログラム制御回
路のブロック図である。

【符号の説明】

１０　　　　制御記憶 １１　　　　エラー処理用制御記憶 １２　　　　マイクロプログラムアドレス生成回路１３
　　　　エラー処理用マイクロプログラムアドレス生成
回路 １４　　　　マイクロプログラムレジスタ１５　　　　
エラー処理用マイクロプログラムレジスタ１６　　　　
エラー検出回路 １７　　　　選択回路 １８　　　　エラー処理表示レジスタ ２０　　　　マイクロプログラム語 ２１　　　　マイクロプログラムレジスタ出力２２　　
　　エラー処理用マイクロプログラムレジスタ出力２３
　　　　エラー処理表示信号 ２４　　　　エラー信号 ２５　　　　読み出しデータ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　マイクロプログラムアドレスを生成す
   るマイクロプログラムアドレス生成回路と、前記マイク
   ロプログラムアドレス生成回路により出力されるマイク
   ロプログラムアドレスによって格納されているマイクロ
   プログラムから読み出しデータを出力する制御記憶と、
   前記制御記憶からの読み出しデータを入力しマイクロプ
   ログラムレジスタ出力を出力するマイクロプログラムレ
   ジスタと、前記マイクロプログラムレジスタからのマイ
   クロプログラムレジスタ出力のエラーを検出するエラー
   検出回路とを有するマイクロプログラム制御回路におい
   て、前記マイクロプログラム制御回路と、エラー処理用
   マイクロプログラムを格納しエラー処理用読み出しデー
   タを出力するエラー処理用制御記憶と、前記エラー処理
   用制御記憶からのエラー処理用読み出しデータを格納す
   るエラー処理用マイクロプログラムレジスタと、前記エ
   ラー処理用マイクロプログラムレジスタのエラー処理用
   マイクロプログラムレジスタ出力から前記エラー処理用
   制御記憶へのアドレスを生成するエラー処理用マイクロ
   プログラムアドレス生成回路と、前記マイクロプログラ
   ム制御回路のエラー検出回路のエラー検出回路出力を格
   納しエラー処理中を示すエラー処理表示レジスタと、前
   記エラー処理表示レジスタがエラー処理中を示す時に前
   記マイクロプログラム制御回路のマイクロプログラムレ
   ジスタ出力と前記エラー処理用マイクロプログラムレジ
   スタ出力とから前記エラー処理用マイクロプログラムレ
   ジスタ出力を選択する選択回路とを有し、前記選択回路
   の出力をマイクロプログラム語としてエラー処理を行う
   ことを特徴とするマイクロプログラム制御回路。