JPH0426498B2 - - Google Patents
Info
- Publication number
- JPH0426498B2 JPH0426498B2 JP60027806A JP2780685A JPH0426498B2 JP H0426498 B2 JPH0426498 B2 JP H0426498B2 JP 60027806 A JP60027806 A JP 60027806A JP 2780685 A JP2780685 A JP 2780685A JP H0426498 B2 JPH0426498 B2 JP H0426498B2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- timer interrupt
- program
- value
- digital processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置等においてその基本クロ
ツク周波数を変えて性能の異なつたマシンを設計
する際に生ずる不具合を解決し得る装置性能異同
判別方式に関する。
ツク周波数を変えて性能の異なつたマシンを設計
する際に生ずる不具合を解決し得る装置性能異同
判別方式に関する。
情報処理装置等のデイジタル処理装置において
は、その基本クロツク周波数を変えて性能の異な
つたマシンを設計することが行なわれる場合があ
る。このような場合に意図する性能の装置を製造
し得ることが望まれるところであるが、製造され
た装置は必ずしも意図した通りのものとはならな
い場合も生ずるので、そのような場合に対処し得
る手段が必要とされる。
は、その基本クロツク周波数を変えて性能の異な
つたマシンを設計することが行なわれる場合があ
る。このような場合に意図する性能の装置を製造
し得ることが望まれるところであるが、製造され
た装置は必ずしも意図した通りのものとはならな
い場合も生ずるので、そのような場合に対処し得
る手段が必要とされる。
上述のような基本クロツク周波数を変えて性能
の異なつたマシンを設計する際に、同一ハード素
材で搭載発振器（基本クロツク周波数を与えるも
の）の基本クロツク周波数のみが異なつたハード
ウエア部品種（物理構成レベルは同じ）を多品種
用意しておき、その中の所要のハード部品を用い
ることにより企図する性能のマシンを構成してい
る。
の異なつたマシンを設計する際に、同一ハード素
材で搭載発振器（基本クロツク周波数を与えるも
の）の基本クロツク周波数のみが異なつたハード
ウエア部品種（物理構成レベルは同じ）を多品種
用意しておき、その中の所要のハード部品を用い
ることにより企図する性能のマシンを構成してい
る。
上述のように多品種のハード部品を用意して性
能の異なつたマシンを製造しようとすると、工場
出荷時、或いは現場での保守時などにおいてハー
ド部品の誤装着により性能を本来在るべき性能と
異にした装置を作り上げてしまうことがある。
能の異なつたマシンを製造しようとすると、工場
出荷時、或いは現場での保守時などにおいてハー
ド部品の誤装着により性能を本来在るべき性能と
異にした装置を作り上げてしまうことがある。
こうした不具合を回避せんとしてID（性能識別
情報）スイツチをハード的に搭載することも１つ
の解決手段として考えられるが、このような手段
を採つたとしても、依然としてスイツチの設定ミ
ス等の発生が懸念される。
情報）スイツチをハード的に搭載することも１つ
の解決手段として考えられるが、このような手段
を採つたとしても、依然としてスイツチの設定ミ
ス等の発生が懸念される。
本発明は上述の問題点を解決を図つた装置性能
異同判別方式を提供するもので、その手段は、中
央処理装置に対しタイマー割込みを行ない得る手
段を備えたデイジタル処理装置において、該デイ
ジタル処理装置が所望通りに構成されたならとる
であろう値を記憶手段に記憶させ、プログラムに
よりタイマー割込み手段のタイマーのタイマーク
ロツクによるカウント動作を生ぜしめると共にプ
ログラムによるカウントを生ぜしめ、前記タイマ
ー割込み手段によるタイマー割込みが生じたとき
のプログラムカウント値と前記記憶された値とを
用いて構成されたデイジタル処理装置の所望通り
に構成された場合との異同を判定するようにした
ものである。
異同判別方式を提供するもので、その手段は、中
央処理装置に対しタイマー割込みを行ない得る手
段を備えたデイジタル処理装置において、該デイ
ジタル処理装置が所望通りに構成されたならとる
であろう値を記憶手段に記憶させ、プログラムに
よりタイマー割込み手段のタイマーのタイマーク
ロツクによるカウント動作を生ぜしめると共にプ
ログラムによるカウントを生ぜしめ、前記タイマ
ー割込み手段によるタイマー割込みが生じたとき
のプログラムカウント値と前記記憶された値とを
用いて構成されたデイジタル処理装置の所望通り
に構成された場合との異同を判定するようにした
ものである。
本発明方式によれば、デイジタル処理装置に装
備されているタイマー割込み手段のタイマーがプ
ログラムによりそのカウント動作を生ぜしめられ
ると共に、プログラムによるカウントも開始され
る。そして、タイマー割込み手段によるタイマー
割込みが生じたときのプログラムカウント値とデ
イジタル装置が所望通りに構成されたならとるで
あろう値とを用いて構成されたデイジタル装置と
所望通りに構成された場合のデイジタル処理装置
との異同とが判定される。
備されているタイマー割込み手段のタイマーがプ
ログラムによりそのカウント動作を生ぜしめられ
ると共に、プログラムによるカウントも開始され
る。そして、タイマー割込み手段によるタイマー
割込みが生じたときのプログラムカウント値とデ
イジタル装置が所望通りに構成されたならとるで
あろう値とを用いて構成されたデイジタル装置と
所望通りに構成された場合のデイジタル処理装置
との異同とが判定される。
従つて、ハード部品の誤装着の有無を容易に知
り得るし、その知得のために何ら人手を介するこ
とを要しない。
り得るし、その知得のために何ら人手を介するこ
とを要しない。
以下、添付図面を参照しながら本発明の実施例
を説明する。
を説明する。
第１図は本発明を実施する情報処理システム構
成を示す。この図において、１はマイクロプロセ
ツサ（MPU）で、これはタイマーLSI２からの
タイマー割込み信号（一定周期で発生する信号）
によつてタイマー割込みをかけられるようになつ
ている。そして、タイマーLSI２はMPU１のプ
ログラムによつてタイマークロツクオシレータ３
からのタイマークロツクによるカウント動作を生
ぜしめられるように構成されている。又、MPU
１はそのプログラムによつてシステムクロツクオ
シレータ４からの基本クロツクのカウント動作を
行ない、そのカウント値を記憶部（レジスタ又は
メモリ）５に定期的に記録するように構成されて
いる。
成を示す。この図において、１はマイクロプロセ
ツサ（MPU）で、これはタイマーLSI２からの
タイマー割込み信号（一定周期で発生する信号）
によつてタイマー割込みをかけられるようになつ
ている。そして、タイマーLSI２はMPU１のプ
ログラムによつてタイマークロツクオシレータ３
からのタイマークロツクによるカウント動作を生
ぜしめられるように構成されている。又、MPU
１はそのプログラムによつてシステムクロツクオ
シレータ４からの基本クロツクのカウント動作を
行ない、そのカウント値を記憶部（レジスタ又は
メモリ）５に定期的に記録するように構成されて
いる。
上述のような制御に用いられるプログラム（チ
エツクルーチンを含む。第２図参照）には第３図
に示されるようにデイスク装置６が接続され得る
ようになつており、そのデイスク装置６にIDが
記録されている。このIDは機種コード及び機種
に対応した値Ｍから成る。
エツクルーチンを含む。第２図参照）には第３図
に示されるようにデイスク装置６が接続され得る
ようになつており、そのデイスク装置６にIDが
記録されている。このIDは機種コード及び機種
に対応した値Ｍから成る。
このように構成されるシステムにおいて、シス
テムクロツクオシレータ４がそのシステムに接続
されてそのシステムが動作し得る状態になり、シ
ステムにロードされたプログラムにより所要の処
理が開始されたとする。
テムクロツクオシレータ４がそのシステムに接続
されてそのシステムが動作し得る状態になり、シ
ステムにロードされたプログラムにより所要の処
理が開始されたとする。
それに判つてそのプログラムの処理が開始され
ると、タイマーLSI２の起動がそのプログラムか
らかけられる（第２図）と同時にプログラムカウ
ンタのシステムクロツクによるカウントアツプ動
作が生ぜしめられる。
ると、タイマーLSI２の起動がそのプログラムか
らかけられる（第２図）と同時にプログラムカウ
ンタのシステムクロツクによるカウントアツプ動
作が生ぜしめられる。
起動をかけられたタイマーLSI２はタイマーク
ロツクオシレータ３からのタイマークロツクによ
るカウント動作を開始する。そして、このタイマ
ーLSI２は一定時刻後にMPU１に対しタイマー
割込み信号を発生する。
ロツクオシレータ３からのタイマークロツクによ
るカウント動作を開始する。そして、このタイマ
ーLSI２は一定時刻後にMPU１に対しタイマー
割込み信号を発生する。
そのタイマー割込み信号を受け付けたプログラ
ムは、そのチエツクルーチン（第２図参照）にお
いてプログラムカウント値Ｎとデイスク装置６の
ID値Ｍとを比較し、Ｍ＝Ｎ（機種一致）ならば、
JOBの稼動処理に入る。逆にＭ≠Ｎ（機種不一
致）ならば、JOBの立上げ下可としてその処理
に入る（第３図）。
ムは、そのチエツクルーチン（第２図参照）にお
いてプログラムカウント値Ｎとデイスク装置６の
ID値Ｍとを比較し、Ｍ＝Ｎ（機種一致）ならば、
JOBの稼動処理に入る。逆にＭ≠Ｎ（機種不一
致）ならば、JOBの立上げ下可としてその処理
に入る（第３図）。
なお、上記実施例においては、タイマーLSI２
からのタイマー割込み信号の発生時刻をその起動
時刻から一定時間経過とする場合だけについて述
べたが、その発生時刻を幾つかに設定可能にする
と共にデイスク装置に記憶するID値もそれに対
応した値とし、チエツクルーチンにおいてこれら
の比較を行ない得るようにすることも可能であ
る。
からのタイマー割込み信号の発生時刻をその起動
時刻から一定時間経過とする場合だけについて述
べたが、その発生時刻を幾つかに設定可能にする
と共にデイスク装置に記憶するID値もそれに対
応した値とし、チエツクルーチンにおいてこれら
の比較を行ない得るようにすることも可能であ
る。
以上説明したように本発明によれば、
ハード部品の誤装着によるマシンの性能の異
同を容易に知り得る、 その知得にオペレータの介入が一切必要でな
くなる、等の効果が得られる。
同を容易に知り得る、 その知得にオペレータの介入が一切必要でな
くなる、等の効果が得られる。
第１図は本発明を実施する情報処理システムの
構成を示す図、第２図は第１図システムの本発明
との関連で係り合うソフトウエアとハードウエア
との相互関係を示す図、第３図はチエツクルーチ
ンに関連する部分を示す図である。 図において、１はMPU、２はタイマーLSI、
３はタイマークロツクオシレータ、４はシステム
クロツクオシレータ、５は記憶部である。
構成を示す図、第２図は第１図システムの本発明
との関連で係り合うソフトウエアとハードウエア
との相互関係を示す図、第３図はチエツクルーチ
ンに関連する部分を示す図である。 図において、１はMPU、２はタイマーLSI、
３はタイマークロツクオシレータ、４はシステム
クロツクオシレータ、５は記憶部である。
Claims (1)
- 【特許請求の範囲】 １ 中央処理装置に対しタイマー割込みを行ない
得る手段を備えたデイジタル処理装置において、
該デイジタル処理装置が所望通りに構成されたな
らとるであろう値を記憶手段に記憶させ、プログ
ラムによりタイマー割込み手段のタイマーのタイ
マークロツクによるカウント動作を生ぜしめると
共にプログラムによるカウントを生ぜしめ、前記
タイマー割込み手段によるタイマー割込みが生じ
たときのプログラムカウント値と前記記憶された
値とを用いて構成されたデイジタル処理装置の所
望通りに構成された場合との異同を判定すること
を特徴とする装置性能異同判別方式。 ２ 前記タイマー割込み手段は定期的な割込みを
生じさせることを特徴とする特許請求の範囲第１
項記載の装置性能異同判別方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027806A JPS61188641A (ja) | 1985-02-15 | 1985-02-15 | 装置性能異同判定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027806A JPS61188641A (ja) | 1985-02-15 | 1985-02-15 | 装置性能異同判定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61188641A JPS61188641A (ja) | 1986-08-22 |
| JPH0426498B2 true JPH0426498B2 (ja) | 1992-05-07 |
Family
ID=12231219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60027806A Granted JPS61188641A (ja) | 1985-02-15 | 1985-02-15 | 装置性能異同判定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61188641A (ja) |
-
1985
- 1985-02-15 JP JP60027806A patent/JPS61188641A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61188641A (ja) | 1986-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4566111A (en) | Watchdog timer | |
| GB2065939A (en) | Arrangement having a programmabel electrical circuit and monitoring menas | |
| JP4650146B2 (ja) | 印刷装置及び印刷プログラム | |
| JPH0426498B2 (ja) | ||
| JPS62145440A (ja) | 暴走検出回路 | |
| JP3145937B2 (ja) | マイクロコンピュータの暴走検出方法 | |
| JPH03119441A (ja) | アカウントタイマ異常検出方式 | |
| JPS5846451A (ja) | プログラム暴走検出処理方式 | |
| JPS61153871A (ja) | 電子レジスタ装置 | |
| JPH01263740A (ja) | マイクロコンピュータ | |
| JPS63316146A (ja) | マイクロコンピユ−タ | |
| JPS62152048A (ja) | 暴走監視回路 | |
| JPH0360654B2 (ja) | ||
| JPH05298135A (ja) | Ｃｐｕの処理方式 | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPH0460710A (ja) | マイクロコンピュータのリセット処理方法 | |
| JPH0635757A (ja) | Ｃｐｕの異常検出装置 | |
| JPH04225432A (ja) | ワンチップ・マイクロコンピュータの割り込み処理時間管理方式 | |
| JPS60235205A (ja) | プログラマブル・コントロ−ラ | |
| JPS5935250A (ja) | プログラム制御装置 | |
| JPH04106639A (ja) | Ｃｐｕを用いたシステムにおけるウォッチドッグの実施方法 | |
| JPH04247537A (ja) | 正常性監視方式 | |
| JPH03208137A (ja) | 制御用マイクロコンピュータの異常検知方式 | |
| JPH07120166B2 (ja) | シ−ケンス制御装置 | |
| JPH0785209B2 (ja) | タイマ監視方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |