JPS60235205A - プログラマブル・コントロ−ラ - Google Patents
プログラマブル・コントロ−ラInfo
- Publication number
- JPS60235205A JPS60235205A JP59091602A JP9160284A JPS60235205A JP S60235205 A JPS60235205 A JP S60235205A JP 59091602 A JP59091602 A JP 59091602A JP 9160284 A JP9160284 A JP 9160284A JP S60235205 A JPS60235205 A JP S60235205A
- Authority
- JP
- Japan
- Prior art keywords
- time
- timer
- counter
- watchdog
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14086—Watch dog
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Debugging And Monitoring (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の分野）
この発明は、プログラマブル・＝１ン１〜［１−ラに関
し、特にマイクロブ１コレツサのシステム動作が正常で
あるか否かを監視するつＡツヂドッグタイマのタイマ時
間を調整可ｒｌｔｉとする機Ｏ１１を備えたプログラマ
ブル・コン１〜１−１−ラに関Ｊる。
し、特にマイクロブ１コレツサのシステム動作が正常で
あるか否かを監視するつＡツヂドッグタイマのタイマ時
間を調整可ｒｌｔｉとする機Ｏ１１を備えたプログラマ
ブル・コン１〜１−１−ラに関Ｊる。
（従来技術とその問題貞）
従来のプログラマブル・コン１〜［−１−ラにあっては
、ラダー図に対応するニーＩＰ命令（例えば−Ｉ−ザス
テップＯからＥＮｆ）命令；Ｌで）の−巡実行時問が一
定値を越えるか否かによって、上記のようにつＡツチド
ッグタイマによる監視を行なうのが一般的である。
、ラダー図に対応するニーＩＰ命令（例えば−Ｉ−ザス
テップＯからＥＮｆ）命令；Ｌで）の−巡実行時問が一
定値を越えるか否かによって、上記のようにつＡツチド
ッグタイマによる監視を行なうのが一般的である。
そして、通常、ここで用いるウォッチドッグタイマは、
比較的大きな実行時間を要する、例えば演輝命令、転送
命令等の実行時間に対応させてタイマ時間を１３０ｍ５
の固定値に設定しており、また、マイクロプロセッサの
システム動作が正常なときに限り、このシステムプログ
ラムにはウォッチドッグタイマに対してリセット出力が
発せられる処理が含まれる。
比較的大きな実行時間を要する、例えば演輝命令、転送
命令等の実行時間に対応させてタイマ時間を１３０ｍ５
の固定値に設定しており、また、マイクロプロセッサの
システム動作が正常なときに限り、このシステムプログ
ラムにはウォッチドッグタイマに対してリセット出力が
発せられる処理が含まれる。
更に、上記システム動作に異常を来たしたとき、ウォッ
チドッグタイマから発するタイムアツプ出力にＪ、リマ
イクロプロセツリーを強制的にリセットするものとして
いる。
チドッグタイマから発するタイムアツプ出力にＪ、リマ
イクロプロセツリーを強制的にリセットするものとして
いる。
しかしながら、このような従来の場合にあっては、実行
時間の大きい命令をプログラム上で多く使用したどぎ、
たとえプログラム容量的にその大きい命令を多く入れる
ことができても、システム動作が正常なときの一巡実行
時間がウォッチドッグタイマのタイマ１．１間を越える
こともある。
時間の大きい命令をプログラム上で多く使用したどぎ、
たとえプログラム容量的にその大きい命令を多く入れる
ことができても、システム動作が正常なときの一巡実行
時間がウォッチドッグタイマのタイマ１．１間を越える
こともある。
こうして、−巡実行時間がつＡツ′ｆドッグタイマのタ
イマ時聞く例えば１３０１１１８）を越えた場合、シス
テム０３作が正常であってム、つＡツチドッグタイマに
対して設定時間前にリレツ１〜をかＩＪることができな
くなり、その結果、ウォッチドッグタイマ時間に見合っ
た範囲内でしか、実行時間が大きい命令をプ［１グラム
に入れることができないという不具合が生じた。
イマ時聞く例えば１３０１１１８）を越えた場合、シス
テム０３作が正常であってム、つＡツチドッグタイマに
対して設定時間前にリレツ１〜をかＩＪることができな
くなり、その結果、ウォッチドッグタイマ時間に見合っ
た範囲内でしか、実行時間が大きい命令をプ［１グラム
に入れることができないという不具合が生じた。
（発明の目的）
この発明は、係る問題＋Ｆｉに糺み＜ｒされＩこ０ので
あり、その目的は、実行時間が大きい命令をブ「１グラ
ム」−で多く使用し１シするＪ：うに、つＡツチドッグ
タイマのタイマ時間をシスｊ１１的に調整可ｒｌｌｉと
することにある。
あり、その目的は、実行時間が大きい命令をブ「１グラ
ム」−で多く使用し１シするＪ：うに、つＡツチドッグ
タイマのタイマ時間をシスｊ１１的に調整可ｒｌｌｉと
することにある。
（発明の構成と効果）
この発明は−ｌ二記の目的を達成するために、入力更新
処理、コーザプ「１グラム実行処理、出力更新処理、シ
ステムリービス処理等をンイクロブＩＴＩ ｔ′！ツサ
によりサイクリックに行なうプログラマブル・コントロ
ーラにおいて： 前記マイクロプロセッサから与えられる起動信号に応答
して予め設定された一定時間を計時開始し、計時完了と
ともに前記マイクロプロセッサにリヒッ１へをかＧＪる
ウォッチドッグタイマと；前記ウォッチドッグタイマの
設定時間より短い一定時間を繰り返し計時し、計時完了
のたびに前記マイクロプロセッサに割込をかける定時割
込タイマど； 前記コーリ“プログラムの実行中に所定のタイマ延長命
令が解読されるのに応答して、前記ウォッチドッグタイ
マを再起動させ、同時に前記タイマ延長命令に付された
延長回数情報を記憶するタイマｔｔ’ｒ間変更処理と； 前記定時割込タイマでマイクロプロセッサに割込がかか
るたびに、前記記憶された延長記憶情報を参照し、これ
がタイマ延長を意味する場合には、以後割込回数が前記
延長回数に達するまでの間、割込のたびに前記ウォッチ
ドッグタイマを再起動し、かつ延長回数に達するととも
にタイマ時間を５− 通常時間に復帰さ１！るタイマ釦［艮処理とを設（Ｊた
ことを特徴とする。
処理、コーザプ「１グラム実行処理、出力更新処理、シ
ステムリービス処理等をンイクロブＩＴＩ ｔ′！ツサ
によりサイクリックに行なうプログラマブル・コントロ
ーラにおいて： 前記マイクロプロセッサから与えられる起動信号に応答
して予め設定された一定時間を計時開始し、計時完了と
ともに前記マイクロプロセッサにリヒッ１へをかＧＪる
ウォッチドッグタイマと；前記ウォッチドッグタイマの
設定時間より短い一定時間を繰り返し計時し、計時完了
のたびに前記マイクロプロセッサに割込をかける定時割
込タイマど； 前記コーリ“プログラムの実行中に所定のタイマ延長命
令が解読されるのに応答して、前記ウォッチドッグタイ
マを再起動させ、同時に前記タイマ延長命令に付された
延長回数情報を記憶するタイマｔｔ’ｒ間変更処理と； 前記定時割込タイマでマイクロプロセッサに割込がかか
るたびに、前記記憶された延長記憶情報を参照し、これ
がタイマ延長を意味する場合には、以後割込回数が前記
延長回数に達するまでの間、割込のたびに前記ウォッチ
ドッグタイマを再起動し、かつ延長回数に達するととも
にタイマ時間を５− 通常時間に復帰さ１！るタイマ釦［艮処理とを設（Ｊた
ことを特徴とする。
このような構成にＪ：れば、実行時間が比較的大きい演
算命令、転送命令等の命令をプログラムの中に多く入れ
た場合であっても、これに対応ざＶた所定のタイマ延長
命令を与えてから、実行さけることにより、システム動
作が正常な場合には、ウォッチドッグタイマがリセツ］
−されることにイｆる。
算命令、転送命令等の命令をプログラムの中に多く入れ
た場合であっても、これに対応ざＶた所定のタイマ延長
命令を与えてから、実行さけることにより、システム動
作が正常な場合には、ウォッチドッグタイマがリセツ］
−されることにイｆる。
その結果、使用者はつＡツヂドッグタイマのタイマ時間
に関し、所望のユーリ”プログラムにあったタイマ時間
を自在に設定することができる。
に関し、所望のユーリ”プログラムにあったタイマ時間
を自在に設定することができる。
（実施例の説明）
第１図はこの発明を適用したプログラマブル・コントロ
ーラの全体の概略構成を示すブロック図である。
ーラの全体の概略構成を示すブロック図である。
このプログラマブル・二Ｉン１ヘローラにおいて、マイ
クロプロセッサ−（μＰＵ）１は全体の制御の中枢どな
る。イして、システムプログラムメモリ２にはマイクロ
プロセッサ１にＪ一つて実行される６− システムプログラムを格納しており、またワーキングメ
モリ３は、マイクロプロセッサ１によって各種可変デー
タの一時格納エリアとして使われる。
クロプロセッサ−（μＰＵ）１は全体の制御の中枢どな
る。イして、システムプログラムメモリ２にはマイクロ
プロセッサ１にＪ一つて実行される６− システムプログラムを格納しており、またワーキングメ
モリ３は、マイクロプロセッサ１によって各種可変デー
タの一時格納エリアとして使われる。
また、使用者が任意に設定したシーケンス制御プログラ
ムが格納されるユーザプログラムメモリ４と、外部入力
信号が与えられる入力インターフェイスおよび外部出方
信号を送出する出力インターフェイスを含んだ入出力回
路（入力回路と出力回路との総称）５と、入出力回路５
に対応した入出力データのバッファメモリとなるＩ１０
メモリ６どを備える。
ムが格納されるユーザプログラムメモリ４と、外部入力
信号が与えられる入力インターフェイスおよび外部出方
信号を送出する出力インターフェイスを含んだ入出力回
路（入力回路と出力回路との総称）５と、入出力回路５
に対応した入出力データのバッファメモリとなるＩ１０
メモリ６どを備える。
更に、こうした基本構成に加えて、発振回路７をｊＩＳ
通のものとしたウォッチドッグカウンタ８および定時割
込カウンタ９を備えており、発振回路７とつＡツナドッ
グカウンタ８との組合せによりウォッチドッグタイマを
構成し、また発振回路７ど定時割込カウンタ９との組合
せにより定時割込タイマを構成している。
通のものとしたウォッチドッグカウンタ８および定時割
込カウンタ９を備えており、発振回路７とつＡツナドッ
グカウンタ８との組合せによりウォッチドッグタイマを
構成し、また発振回路７ど定時割込カウンタ９との組合
せにより定時割込タイマを構成している。
ここで、つｔツチドッグタイマは、マイクロプロヒラ１
Ｊ°１からウォッチドッグカウンタ８に対して与えられ
る起動信号に応答して予め設定された一定時間を計時開
始し、４時完了とともにマイクロプロセッサ１にリセッ
トをか（）るものである。
Ｊ°１からウォッチドッグカウンタ８に対して与えられ
る起動信号に応答して予め設定された一定時間を計時開
始し、４時完了とともにマイクロプロセッサ１にリセッ
トをか（）るものである。
また、定時割込タイマはウォッチドッグタイマの設定時
間よりも短い一定時間を繰り返し４１時し、計時完了の
たびにマイクロプロセッサ１に割込をかけるものである
。
間よりも短い一定時間を繰り返し４１時し、計時完了の
たびにマイクロプロセッサ１に割込をかけるものである
。
周知のように、この種のプログラマブル・］ントローラ
におけるユーザプログラムの実行動作は、］−ザブログ
ラムメモリ４から１−−ザ命令（例えば、ラダー図に対
応する）を順次読出し、各コーザ命令に従ってＩ１０メ
モリ６に格納されている入出力データを参照して演算処
理をし、かつその処理結束によってＩ１０メモリ６の指
定の出力データを更新することである。
におけるユーザプログラムの実行動作は、］−ザブログ
ラムメモリ４から１−−ザ命令（例えば、ラダー図に対
応する）を順次読出し、各コーザ命令に従ってＩ１０メ
モリ６に格納されている入出力データを参照して演算処
理をし、かつその処理結束によってＩ１０メモリ６の指
定の出力データを更新することである。
また、一連のユーザプログラムの実行どは別の時間帯に
おいては、入ノ〕回路に与えられる入力データを一括し
てＩ１０メ［す６の処理エリアに内込むとともに（入力
更新）、１１０メモリ６０所定エリアの出ノ】データを
一括して出力回路に転送する動作（出力更新）が行なわ
れる。
おいては、入ノ〕回路に与えられる入力データを一括し
てＩ１０メ［す６の処理エリアに内込むとともに（入力
更新）、１１０メモリ６０所定エリアの出ノ】データを
一括して出力回路に転送する動作（出力更新）が行なわ
れる。
また、更に別の時間帯においては、システムプログラム
メモリ２に格納したシステムサービスプログラムを適宜
必要に応じて読出して入出力モニタ、ユーザプログラム
の修正等の各種の動作（システムサービス）が行なわれ
る。
メモリ２に格納したシステムサービスプログラムを適宜
必要に応じて読出して入出力モニタ、ユーザプログラム
の修正等の各種の動作（システムサービス）が行なわれ
る。
このようにして、システムプログラムメモリ２に格納さ
れたシステムプログラムをマイクロプロセッサ１で実行
することにより、入力更新処理。
れたシステムプログラムをマイクロプロセッサ１で実行
することにより、入力更新処理。
］−ザブログラム実行処理、出力更新処理、システムサ
ービス処理等をサイクリックに行なうものである。
ービス処理等をサイクリックに行なうものである。
本発明は上述したプログラマブル・コントローラにおい
て、更に、タイマ時間変更処理と、タイマ延長処理とを
設けて以下フローチャートに従って説明するハｌく、ウ
ォッチドッグタイマのタイマ時間をシステム的に調整可
能としている。
て、更に、タイマ時間変更処理と、タイマ延長処理とを
設けて以下フローチャートに従って説明するハｌく、ウ
ォッチドッグタイマのタイマ時間をシステム的に調整可
能としている。
第２図のシステム全体のフローチャートに示す如く、ス
テップ（２０１）のイニシャル処理に続くステップ（２
０２）では、システムプログラム−９＝ メモリ２に格納したシステｌｘ ’ｔ−ビスプログラム
を適宜必要に応じて読出してニー１アブログラムの修正
等のシステムサービス処理が行なわれる。
テップ（２０１）のイニシャル処理に続くステップ（２
０２）では、システムプログラム−９＝ メモリ２に格納したシステｌｘ ’ｔ−ビスプログラム
を適宜必要に応じて読出してニー１アブログラムの修正
等のシステムサービス処理が行なわれる。
次にステップ（２０３＞において、入出力回路５に与え
られている入力データをＩ１０メモリ６に転送するとい
う入力更新が行なわれ、続くステップ（２０４）におい
て実行上−ドフラグＦが１−ザブログラムの実行上−ド
以外の場合にしＬ、ステップ（２０２）のシステムサー
ビス処理に戻り、実行モードどなるまでステップ（２０
２）〜（２０４）が繰り返される。
られている入力データをＩ１０メモリ６に転送するとい
う入力更新が行なわれ、続くステップ（２０４）におい
て実行上−ドフラグＦが１−ザブログラムの実行上−ド
以外の場合にしＬ、ステップ（２０２）のシステムサー
ビス処理に戻り、実行モードどなるまでステップ（２０
２）〜（２０４）が繰り返される。
ここで、実行モードの場合には、ステップ（２０５）に
進み、第３図のフローチャーｉ〜に示Ｊ如く、命令実行
処理が順次実行される。
進み、第３図のフローチャーｉ〜に示Ｊ如く、命令実行
処理が順次実行される。
第３図において、最初のステップ（３０１）では、プロ
グラムカウンタ１〕Ｃがクリアされ、続くステップ（３
０２）に（１３いて、マイクロブＤ ｔ： ｉンサ１か
らウォッチドッグカウンタ８に対してリレットパルスを
発し、これによりウォッチドッグカウンタ８は計数完了
前に再起ｖ）（すＩ２ット）され１０− る。
グラムカウンタ１〕Ｃがクリアされ、続くステップ（３
０２）に（１３いて、マイクロブＤ ｔ： ｉンサ１か
らウォッチドッグカウンタ８に対してリレットパルスを
発し、これによりウォッチドッグカウンタ８は計数完了
前に再起ｖ）（すＩ２ット）され１０− る。
次のステップ（３０３）では、Ｒ８Ｔ回数カウンタがク
リアされ、続くステップ（３０４）において、プログラ
ムカウンタＰＣで指定されるユーザ命令を、ユーザプロ
グラムメモリ４から読出し、ワーキングメモリ３に一時
格納する。
リアされ、続くステップ（３０４）において、プログラ
ムカウンタＰＣで指定されるユーザ命令を、ユーザプロ
グラムメモリ４から読出し、ワーキングメモリ３に一時
格納する。
続くステップ（３０５）において、ステップ（３０４）
の読取り命令がＥＮＤ命令か否かを判定する。ここでＥ
ＮＤ命令でなければステップ（３０６）〜（３０９）に
おいてその命令がインクブリタ処即により実行される。
の読取り命令がＥＮＤ命令か否かを判定する。ここでＥ
ＮＤ命令でなければステップ（３０６）〜（３０９）に
おいてその命令がインクブリタ処即により実行される。
まず、ステップ（３０６）にてウォッチドッグタイマの
タイマ時間を延長する命令（ここでは、第５図に示す如
くオペコードｒＷＤＴＪとオペランド「０」で表記Ｊる
）か否かを判定し、延長命令であれば、続くステップ（
３０７）にてタイマ延長命令に（ＮＩされた延長回数（
オペランド「ｎ」）をＲ８Ｔ回数カウンタにセットし、
続くステップ（３０Ｂ）にてウォッチドッグカウンタ８
を計数完了前に再起動する。
タイマ時間を延長する命令（ここでは、第５図に示す如
くオペコードｒＷＤＴＪとオペランド「０」で表記Ｊる
）か否かを判定し、延長命令であれば、続くステップ（
３０７）にてタイマ延長命令に（ＮＩされた延長回数（
オペランド「ｎ」）をＲ８Ｔ回数カウンタにセットし、
続くステップ（３０Ｂ）にてウォッチドッグカウンタ８
を計数完了前に再起動する。
また、ステップ（３０６）による判定枯ＩＪ！が延長命
令でな【プれば、ステップ（３０９）に進み、その他の
命令実行が行なわれる。
令でな【プれば、ステップ（３０９）に進み、その他の
命令実行が行なわれる。
次にステップ（３１０）にてプログラムカウンタＰＣを
歩進し、ステップ（３０／Ｉ）の命令読取りに戻る。以
後、ステップ（３０５）にて［Ｎ［）命令でない限り、
ステップ＜３（１／Ｉ ）〜（３１０）が繰り返し実行
される。
歩進し、ステップ（３０／Ｉ）の命令読取りに戻る。以
後、ステップ（３０５）にて［Ｎ［）命令でない限り、
ステップ＜３（１／Ｉ ）〜（３１０）が繰り返し実行
される。
一方、定時割込カウンタ９ｔ；１、つＡツナドッグカウ
ンタ８のカウン］ヘアツブ時間（通常１３０ｍ５）より
も短い一定時間（例えば１００１１１８）に対応する発
振回路７のパルス数をｎ１数しており、この定時割込カ
ウンタ９からのカラン１〜アツプ出力が割込信号として
マイクロプロセラ１ノー１に常時加わる。すると、第４
図のフローチャー１〜に示Ｊ−如く、その割込のたびに
ステップ（／１０１）以降のタイマ延長処理が行なわれ
る。
ンタ８のカウン］ヘアツブ時間（通常１３０ｍ５）より
も短い一定時間（例えば１００１１１８）に対応する発
振回路７のパルス数をｎ１数しており、この定時割込カ
ウンタ９からのカラン１〜アツプ出力が割込信号として
マイクロプロセラ１ノー１に常時加わる。すると、第４
図のフローチャー１〜に示Ｊ−如く、その割込のたびに
ステップ（／１０１）以降のタイマ延長処理が行なわれ
る。
まず、ステップ（／１０１）において、Ｒ８Ｔ回数カウ
ンタの値が零でないと判定したならば、ステップ（４０
２）にて定時割込カウンタ９のタイムアツプ出力に基づ
くタイミングでウォッチドッグカウンタ８を再起動し、
続くステップ（４０３）にてＲＳ Ｔ回数カウンタを減
輝し、タイマ延長処理を終える。
ンタの値が零でないと判定したならば、ステップ（４０
２）にて定時割込カウンタ９のタイムアツプ出力に基づ
くタイミングでウォッチドッグカウンタ８を再起動し、
続くステップ（４０３）にてＲＳ Ｔ回数カウンタを減
輝し、タイマ延長処理を終える。
また、ステップ（４０１）において、Ｒ８Ｔ回数カウン
タの値が零であれば、タイマ延長処理を行なわない。
タの値が零であれば、タイマ延長処理を行なわない。
また、第３図に示すステップ（３０５）において、命令
読取を終えたと判定したとき、続くステップ（３１１）
では、ウォッチドッグカウンタ８がｈ１数完了前に再起
動される。
読取を終えたと判定したとき、続くステップ（３１１）
では、ウォッチドッグカウンタ８がｈ１数完了前に再起
動される。
このにうにして第２図のフローチャートに示すメイン処
理におけるステップ（２０５）の命令実行処１ｊｐが行
なわれると続くステップ（２０６）に進み、Ｉ１０メモ
リ６の出力データを入出力回路５に転送し、外部出力信
号とする出力更新が行なわれる。そして、この出力更新
が行なわれると、ステップ（２０２）のシステムサービ
ス処理に戻る。
理におけるステップ（２０５）の命令実行処１ｊｐが行
なわれると続くステップ（２０６）に進み、Ｉ１０メモ
リ６の出力データを入出力回路５に転送し、外部出力信
号とする出力更新が行なわれる。そして、この出力更新
が行なわれると、ステップ（２０２）のシステムサービ
ス処理に戻る。
以上のように、この実施例では、ユーザプログ１３−
ラム上で一巡実行時間を増大さｉ！る要素（演粋命令や
転送命令が多い場合のこれらの総量）が加わる場合に対
応させて、予め所定のタイマ延長命令［ＷＤＴ／ｎ ］
を第５図に示寸如くニー１アブ１１グラムメモリ４に内
込ｌυでおくことにより、−）（（実行時間が大きい場
合であっても、システム１１作が正常であれば定時割込
カウンタ９のタイムアツプ出力による割込のたびに、ウ
ォッチドッグカウンタ８を０回再起動さＶ１ウオツヂド
ッグタイマを実質的に延長させることができる。
転送命令が多い場合のこれらの総量）が加わる場合に対
応させて、予め所定のタイマ延長命令［ＷＤＴ／ｎ ］
を第５図に示寸如くニー１アブ１１グラムメモリ４に内
込ｌυでおくことにより、−）（（実行時間が大きい場
合であっても、システム１１作が正常であれば定時割込
カウンタ９のタイムアツプ出力による割込のたびに、ウ
ォッチドッグカウンタ８を０回再起動さＶ１ウオツヂド
ッグタイマを実質的に延長させることができる。
第１図はこの発明を適用したプログラマブル・コントロ
ーラの全体の概略構成を示すブロック図、第２図、第３
図、および第４図はこの発明を適用したシステムのソフ
トウェアの構成を示すフローチャート、第５図はこの発
明を適用したプログラマブル・コントローラにおけるユ
ーザプロゲラ１１例を示すシーケンスラダー図である。 １・・・マイクロプロセッサ ２・・・システムプログラムメモリ １４− ３・・・ワーキングメモリ ４・・・］−ザブログラムメモリ ５・・・入出力回路 ６・・・Ｉ１０メモリ ７・・・、発振回路 ８・・・ウォッヂドッグカウンタ ９・・・定時割込カウンタ 特許出願人 立石電機株式会社 １５− 第４図 ｌＴｌ５ 第５図
ーラの全体の概略構成を示すブロック図、第２図、第３
図、および第４図はこの発明を適用したシステムのソフ
トウェアの構成を示すフローチャート、第５図はこの発
明を適用したプログラマブル・コントローラにおけるユ
ーザプロゲラ１１例を示すシーケンスラダー図である。 １・・・マイクロプロセッサ ２・・・システムプログラムメモリ １４− ３・・・ワーキングメモリ ４・・・］−ザブログラムメモリ ５・・・入出力回路 ６・・・Ｉ１０メモリ ７・・・、発振回路 ８・・・ウォッヂドッグカウンタ ９・・・定時割込カウンタ 特許出願人 立石電機株式会社 １５− 第４図 ｌＴｌ５ 第５図
Claims (1)
- （１）入力更新処理、ユーザプログラム実行処理。 出力更新処理、システムサービス処理等をマイクロプロ
セッサによりサイクリックに行なうプログラマブル・コ
ントローラにおいて； −前記マイクロプロセッサから与えられる起動信号に応
答して予め設定された一定時間を計時開始し、計時完了
とともに前記マイクロプロセッサにリセットをかけるウ
ォッチドッグタイマと：前記ウォッチドッグタイマの設
定時間より短い一定時間を繰り返し計時し、計時完了の
たびに前記マイクロプロセッサに割込をかける定時割込
タイマと； 前記ユーザプログラムの実行中に所定のタイマ延長命令
が解読されるのに応答して、前記ウォッチドッグタイマ
を再起動させ、同時に前記タイマ延長命令に付された延
長回数情報を記憶するタイマ時間変更処理と； 前記定時割込タイマでマイクロブＩ−１ｔツリに割込が
かかるたびに、前記記憶された延長記憶情報を参照し、
これがタイマ延長を意味する場合には、以後割込回数が
前記延長回数に達するまでの間、割込のたびに前記ウォ
ッチドッグタイマを再起ｖ１し、かつ延長回数に達Ｊる
ととらにタイマ時間を通常時間に復帰させるタイマ延長
処理とを設しＪたことを特徴とするプログラマブル・−
］ント［Ｉ−ラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59091602A JPH0640283B2 (ja) | 1984-05-08 | 1984-05-08 | プログラマブル・コントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59091602A JPH0640283B2 (ja) | 1984-05-08 | 1984-05-08 | プログラマブル・コントロ−ラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60235205A true JPS60235205A (ja) | 1985-11-21 |
| JPH0640283B2 JPH0640283B2 (ja) | 1994-05-25 |
Family
ID=14031100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59091602A Expired - Lifetime JPH0640283B2 (ja) | 1984-05-08 | 1984-05-08 | プログラマブル・コントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640283B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011243222A (ja) * | 2011-08-05 | 2011-12-01 | Sony Corp | 情報処理装置及び情報処理方法 |
-
1984
- 1984-05-08 JP JP59091602A patent/JPH0640283B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011243222A (ja) * | 2011-08-05 | 2011-12-01 | Sony Corp | 情報処理装置及び情報処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0640283B2 (ja) | 1994-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6971036B2 (en) | Methods and apparatus for low power delay control | |
| US5367550A (en) | Break address detecting circuit | |
| JPS6226732B2 (ja) | ||
| US20050015766A1 (en) | Time deadline based operating system | |
| JP6455247B2 (ja) | モータ制御回路および電子時計 | |
| JPH0640283B2 (ja) | プログラマブル・コントロ−ラ | |
| JPH0142015B2 (ja) | ||
| JPS60124746A (ja) | デ−タ処理装置 | |
| JPS6217847Y2 (ja) | ||
| JPS5916054A (ja) | マイクロ・プロセツサ | |
| JPS6128144A (ja) | トレ−ス動作実行装置 | |
| JPH05298088A (ja) | マイクロコンピュータ | |
| JPS6011946A (ja) | プログラマブルコントロ−ラ | |
| JPS624729B2 (ja) | ||
| JPH04245332A (ja) | データ処理装置 | |
| JPS6144328B2 (ja) | ||
| JP2833259B2 (ja) | プログラムリピート制御方法及びプログラムリピート制御装置 | |
| JP2696811B2 (ja) | 電子式プリセツトカウンタ | |
| JPH04332056A (ja) | マイクロコンピュータ | |
| JPH0619752A (ja) | マイクロコンピュータ | |
| JPH0223435A (ja) | マイクロコンピュータ | |
| JPS6037038A (ja) | マイクロコンピユ−タ | |
| JPH04151706A (ja) | Ｃｐｕリセット回路 | |
| JPH0462093B2 (ja) | ||
| JPS6279527A (ja) | マイクロプログラム制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |