JPH0426544B2 - - Google Patents

Info

Publication number
JPH0426544B2
JPH0426544B2 JP59248484A JP24848484A JPH0426544B2 JP H0426544 B2 JPH0426544 B2 JP H0426544B2 JP 59248484 A JP59248484 A JP 59248484A JP 24848484 A JP24848484 A JP 24848484A JP H0426544 B2 JPH0426544 B2 JP H0426544B2
Authority
JP
Japan
Prior art keywords
posts
row
semiconductor element
wire
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59248484A
Other languages
English (en)
Other versions
JPS61127140A (ja
Inventor
Mineo Nishikawa
Nobuhisa Ishida
Mitsuhiko Fukuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP59248484A priority Critical patent/JPS61127140A/ja
Publication of JPS61127140A publication Critical patent/JPS61127140A/ja
Publication of JPH0426544B2 publication Critical patent/JPH0426544B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/581—Auxiliary members, e.g. flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は半導体装置特に基板上にダイボンデ
イングされた半導体素子とポストとをワイヤボン
デイングして構成される半導体装置に関する。
（従来の技術） 半導体チツプ、集積回路等の半導体素子からな
る半導体装置では、基板上に前記半導体素子をダ
イボンデイングするとともに、基板上のポストと
前記半導体素子のボンデイングパツトとを金線の
ようなワイヤでワイヤボンデイングによつて互い
に接続するようにしたものはよく知られている。
一方この種半導体装置ではその半導体素子の高
密度化のためにボンデイングパツトのピツチを小
さく、場合によつては千鳥状に並べるとともに、
基板上のポストを千鳥状に並べることが行われて
いる（実開昭58−107844号公報参照）。しかしこ
のようにポストを千鳥状に配列した場合は、半導
体素子のダイボンデイングの際に位置ずれを起し
たとき、ワイヤとリードとが接触し合う恐れがあ
る。
これを図面によつて説明すると、第４図におい
て１は基板、２は半導体素子とし、この半導体素
子には複数のボンデイングパツト３が設置されて
あるものとする。図示するボンデイングパツト３
は千鳥状に配列されてある。４は第１の列のポス
ト、５は第２の列のポストで、前記第１の列のポ
ストは半導体素子２に向い合うように並び、第２
の列は第１の列よりも半導体素子２から離れて並
ぶようにしてある。なお各ポストは基板１上に設
置されてある。
各列のポストは交互に並ぶことによつて千鳥状
に配列されてある。６は第１の列の各ポスト４に
連なるリード、７は第２の列の各ポスト５に連な
るリード、８は第１の列のポスト４と一方の列の
各ボンデイングパツト３とを接続するワイヤ、９
は第２の列のポスト５と他の列の各ボンデイング
パツトとを接続するワイヤで、いずれもワイヤボ
ンデイングされてある。
半導体素子２が基板１上の規定の箇所にダイボ
ンデイングされた場合は何等の問題はない。すな
わちこの場合は後記する第１図に示すように各ボ
ンデイングパツト３とこれに接続されるポスト
４，５は互いに正しく向い合うようになり、した
がつてワイヤ９は第１の列のポスト４或いはその
リード６をまたぐようなことはない。
しかし半導体素子２が規定の箇所よりずれてダ
イボンデイングされたとすると、第４図に示すよ
うに第２の列のポスト５に接続されるワイヤ９は
第１の列のポストまたはそのリード６をまたぐよ
うになる。通常この種ワイヤは後記する第２図に
も示すように、ボンデイングパツトとボストとの
間を垂れ下がるようにして張られる。そのため前
記第２の列のポスト５に接続されるワイヤ９はこ
れが垂れ下がることによつてこれがまたいでいる
第１の列のポスト４またはこれに連なるリード６
に接触してしまうことがある。
（発明が解決しようとする問題点） この発明は半導体素子とポストとを接続するワ
イヤの接触による事故の発生を簡単な構成によつ
て確実に回避することを目的とする。
（問題点を解決するための手段） この発明は基板上のポストの第１の列と第２の
列との間に、前記第１の列のポストに連なるリー
ドを覆うように絶縁層を設置したことを特徴とす
る。
この発明を図によつて説明する。なお第４図と
同じ符号を付した部分は同一または対応する部分
を示す。第１図の構成から理解できるように、こ
の発明では第１のポスト４の列と第２のポスト５
の列との間に絶縁層１０を設置する。この絶縁層
１０は第１の列のポスト４に連なるリード６を覆
うように設置されてある。
（作用） 第１図は半導体素子２が基板１上の規定位置に
ダイボンデイングされたときの状態を示し、この
ときは各ワイヤ８，９はそれぞれ互いに平行する
ようにしてある。したがつて各ワイヤはポスト
４，５並びにこれに連なるリード６，７の上方を
通過するようなことは何等ない。
しかし半導体素子２が第３図に示すように規定
位置よりずれてダイボンデイングされた場合、ワ
イヤ９がポスト４またはこれに連なるリード６の
上方を通過するとしても、、絶縁層１０が存在し
ているので、ワイヤ９はこの絶縁層１０の表面に
支持され、これをこえて下方に垂れ下がるような
ことはない。そしてこの絶縁層１０はポスト４に
連なるリード６を覆つているので、ワイヤ９はポ
スト４にはもちろんリード６にも接触することは
ない。のみならずこのように半導体素子のダイボ
ンデイング位置がずれてもワイヤの接触が防止で
きることから、そのダイボンデイング位置の精度
ゆるくすることもできるようになる。
（発明の効果） 以上詳述したようにこの発明によれば、第１の
列のポストと第２の列のポストとの間に絶縁層を
設置し、これによつて半導体素子のボンデイング
パツトからポストに向かうワイヤが第２の列のポ
ストまたはこれに連なるリードに接触するのを簡
単に防止することができるし、更に半導体素子の
ダイボンデイング位置を高精度とする必要もな
く、したがつてそれだけ工程管理上、許容基準を
ゆるく認定できるので、工程の歩留まりが向上
し、生産性を高めることができるようになるとい
つた効果を奏する。
【図面の簡単な説明】
第１図はこの発明の実施例を示す平面図、第２
図は同断面図、第３図は動作状態を示す平面図、
第４図は従来例を示す平面図である。 １……基板、２……半導体素子、３……ボンデ
イングパツト、４……第１の列のポスト、５……
第２の列のポスト、６，７……リード、８，９…
…ワイヤ。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体素子のボンデイングパツトと基板上の
    ポストとをワイヤで接続してなる半導体装置にお
    いて、前記ポストを前記半導体素子側に沿つて並
    ぶ第１の列と、前記第１の列より前記半導体素子
    から離れている位置に並びかつ前記第１の列のポ
    ストに対して千鳥状に配置されてある第２の列と
    によつて構成し、前記第１のポストと第２の列の
    ポストとの間に、前記第１の列のポストに連なる
    リードを覆う絶縁層を設置してなる半導体装置。
JP59248484A 1984-11-24 1984-11-24 半導体装置 Granted JPS61127140A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59248484A JPS61127140A (ja) 1984-11-24 1984-11-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59248484A JPS61127140A (ja) 1984-11-24 1984-11-24 半導体装置

Publications (2)

Publication Number Publication Date
JPS61127140A JPS61127140A (ja) 1986-06-14
JPH0426544B2 true JPH0426544B2 (ja) 1992-05-07

Family

ID=17178841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59248484A Granted JPS61127140A (ja) 1984-11-24 1984-11-24 半導体装置

Country Status (1)

Country Link
JP (1) JPS61127140A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598129B2 (ja) * 1989-05-18 1997-04-09 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPS61127140A (ja) 1986-06-14

Similar Documents

Publication Publication Date Title
KR100265563B1 (ko) 볼 그리드 어레이 패키지 및 그의 제조 방법
US7846774B2 (en) Multiple row exposed leads for MLP high density packages
US6091089A (en) Semiconductor integrated circuit device
JPH0426544B2 (ja)
JPH0783035B2 (ja) 半導体装置
KR200163131Y1 (ko) 반도체소자의 칩(Chip)구조
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置
KR100752884B1 (ko) 칩·온·칩 구조의 반도체장치
JPS63108761A (ja) 樹脂封止型半導体装置
JPH0446451B2 (ja)
KR0172020B1 (ko) Tab 시스템의 플라스틱 봉지 반도체 장치
JPS63104435A (ja) 半導体装置
JPS6041728Y2 (ja) 半導体装置
JPH02119233A (ja) 半導体装置
JP2707659B2 (ja) 樹脂封止型半導体装置
JPH0888310A (ja) 樹脂封止半導体装置
JPS60178636A (ja) 半導体装置
KR0152950B1 (ko) 반도체 패키지용 리드 프레임
JPH0142346Y2 (ja)
JP2583405B2 (ja) 半導体装置用リードフレーム
JPH04316337A (ja) 半導体装置
JPH04239736A (ja) 半導体装置の電極構造
JPH0363811B2 (ja)
JPS62188232A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees