JPH0446451B2 - - Google Patents

Info

Publication number
JPH0446451B2
JPH0446451B2 JP60033746A JP3374685A JPH0446451B2 JP H0446451 B2 JPH0446451 B2 JP H0446451B2 JP 60033746 A JP60033746 A JP 60033746A JP 3374685 A JP3374685 A JP 3374685A JP H0446451 B2 JPH0446451 B2 JP H0446451B2
Authority
JP
Japan
Prior art keywords
posts
row
post
semiconductor element
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60033746A
Other languages
English (en)
Other versions
JPS61193474A (ja
Inventor
Nobuhisa Ishida
Hideo Taniguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP60033746A priority Critical patent/JPS61193474A/ja
Publication of JPS61193474A publication Critical patent/JPS61193474A/ja
Publication of JPH0446451B2 publication Critical patent/JPH0446451B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は半導体装置特に基板上にダイボンデ
イングされた半導体素子とポストとをワイヤボン
デイングして構成される半導体装置に関する。
（従来の技術） 半導体チツプ、集積回路等の半導体素子からな
る半導体装置では、基板上に前記半導体素子をダ
イボンデイングするとともに、基板上のポストと
前記半導体素子のボンデイングパツトとを金線の
ようなワイヤでワイヤボンデイングによつて互い
に接続するようにしたものはよく知られている。
一方この種半導体装置ではその半導体素子の高
密度化のためにボンデイングパツトのピツチを小
さく、場合によつては千鳥状に並べるとともに、
基板上のポストを千鳥状に並べることが行われて
いる（実開昭58−107844号公報参照）。しかしこ
のようにポストを千鳥状に配列した場合は、隣合
うワイヤに接続されるポストの間隔は広くとれる
にしても、各ポストの幅を広くとることができ
ず、そのためワイヤボンデイングに余裕がないこ
とにより、その接着に信頼性が欠けるといつた欠
点がある。
これを図面によつて説明すると、第４図におい
て１は基板、２は半導体素子とし、この半導体素
子には複数のボンデイングパツト３が設置されて
あるものとする。図示するボンデイングパツト３
は千鳥状に配列されてある。４は第１の列のポス
ト、５は第２の列のポストで、前記第１の列のポ
ストは半導体素子２に向い合うように並び、第２
の列は第１の列よりも半導体素子２から離れて並
ぶようにしてある。なお各ポストは基板１上に設
置されてある。
各列のポストは交互に並ぶことによつて千鳥状
に配列されてある。６は第１の列の各ポスト４に
連なるリード、７は第２の列の各ポスト５に連な
るリード、８は第１の列のポスト４と一方の列の
各ボンデイングパツト３とを接続するワイヤ、９
は第２の列のポスト５と他の列の各ボンデイング
パツトとを接続するワイヤで、いずれもワイヤボ
ンデイングされてある。このワイヤボンデイング
は最初にワイヤをボンデイングパツト３に、続い
てポスト４または５にボンデイングされる。
ところでこの構成から理解されるように、第２
の列のポスト５は第１の列のポスト４に連なる各
リード６の間に位置せしめられている。したがつ
てこのポスト５の幅はリード６の間隔に制限され
るようになり、充分に広くすることができないよ
うになる。このために前記したようなポスト５へ
のワイヤボンデイングに余裕があまりなく、その
ためワイヤ９とポスト５との接着に対す信頼性が
欠けるようになるのである。
（発明が解決しようとする問題点） この発明はポストの間隔を充分狭くしてもなお
ポストの幅を広くとれるようにし、これによつて
ワイヤボンデイングによる接着の信頼性を向上せ
しめることを目的とする。
（問題点を解決するための手段） この発明は基板上のポストを半導体素子側に沿
つて並ぶ第１の列と、前記第１の列より前記半導
体素子から離れている位置に並ぶ複数の第２の列
とによつて構成し、前記第２の列のポストを前記
第１の列のポストとの間に位置せしめるととも
に、前記各第２の列のポストを、その各列のポス
トの間に他の列のポストが位置するように配置し
て構成したことを特徴とする。
この発明を図によつて説明する。なお第４図と
同じ符合を付した部分は同一または対応する部分
を示す。第１図の構成から理解できるように、こ
の発明では第１のポスト４の列と複数の第２のポ
スト５Ａ，５Ｂの列とによつてポストを配列す
る。７Ａ，７Ｂは各ポスト５Ａ，５Ｂに連なるリ
ードである。各第２の列のポスト５Ａ，５Ｂは互
いに他の列のポスト間に位置するように配置され
てある。
１０は第１の列のポストに連なるリード６を覆
う絶縁層、１１は第２の列の最上端の列のポスト
５Ａに連なるリード７Ａを覆う絶縁層で、何れも
各列間にあつて、かつ基板表面から突出してお
り、ポスト５Ａ，５Ｂに至るワイヤ９Ａ，９Ｂが
この絶縁層１０，１１の表面に載るようにして支
持されている。
（作用） 第１図の構成から理解できるように、第２の列
のうちの最上端の列の各ポスト５Ａ，５Ｂの間隔
は、第４図の構成におけるように隣同志のポスト
５が近接して並ぶことがないので、このポスト５
の間隔よりも充分広くすることができるようにな
る。したがつてこのポスト５Ａの幅を、その付近
を通るリード６を適当に逃すことによつて、その
リードに邪魔をされることなく、広くすることが
できるようになる。
第３図は第２のポストの列を３列とした実施例
である。５Ａ〜５Ｃは第２の列のポストを、７Ａ
〜７Ｃはポスト５Ａ〜５Ｃに連なるリードを示
す。また１２はポスト５Ｂに連なるリード７Ｂを
覆う絶縁層である。この構成においても、ポスト
５Ａ〜５Ｃの間隔が広くなり、したがつて各ポス
トの幅を広くすることができるようになる。
なお絶縁層１０〜１２を設けておくと、これに
よつてワイヤがこの上にのつて支持されるので、
これが垂れて基板上の他のリードに接触するよう
なことはこれをもつて確実に回避できるようにな
る。
（発明の効果） 以上詳述したようにこの発明によれば、第１の
列のポストと複数の第２の列のポストを用意し、
各第２の列のポストの間に他の第２の列のポスト
が位置するように配置したので、この第２の列の
ポストの間隔は広くなり、したがつて第１の列に
連なるリードを適当に逃すことによつて各第２の
列のポストの幅を充分に広くすることができ、も
つてワイヤボンデイングに余裕が出てくるように
なり、これによつてその接着の信頼性が充分に向
上するようになるといつた効果を奏する。
【図面の簡単な説明】
第１図はこの発明の実施例を示す平面図、第２
図は同断面図、第３図は他の実施例を示す平面
図、第４図は従来例を示す平面図である。 １…基板、２…半導体素子、３…ボンデイング
パツト、４…第１の列のポスト、５Ａ〜５Ｃ…第
２の列のポスト、６，７Ａ〜７Ｃ…リード、８，
９Ａ〜９Ｃ…ワイヤ、１０〜１２…絶縁層。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体素子のボンデイングパツトと基板上の
    ポストとをワイヤで接続してなる半導体装置にお
    いて、前記ポストを前記半導体素子側に沿つて並
    ぶ第１の列と、前記第１の列より前記半導体素子
    から離れている位置に並ぶ複数の第２の列とによ
    つて構成し、前記第２の列のポストを前記第１の
    列のポストとの間に位置せしめるとともに、前記
    各第２の列のポストを、その各列のポストの間に
    他の列のポストが位置するように配置してなる半
    導体装置。
JP60033746A 1985-02-21 1985-02-21 半導体装置 Granted JPS61193474A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60033746A JPS61193474A (ja) 1985-02-21 1985-02-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60033746A JPS61193474A (ja) 1985-02-21 1985-02-21 半導体装置

Publications (2)

Publication Number Publication Date
JPS61193474A JPS61193474A (ja) 1986-08-27
JPH0446451B2 true JPH0446451B2 (ja) 1992-07-30

Family

ID=12394977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60033746A Granted JPS61193474A (ja) 1985-02-21 1985-02-21 半導体装置

Country Status (1)

Country Link
JP (1) JPS61193474A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0382445A3 (en) * 1989-02-10 1991-04-17 Honeywell Inc. High density bond pad design
US5895977A (en) * 1996-08-08 1999-04-20 Intel Corporation Bond pad functional layout on die to improve package manufacturability and assembly
JP2007103423A (ja) * 2005-09-30 2007-04-19 Renesas Technology Corp 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58107844U (ja) * 1982-01-13 1983-07-22 株式会社東芝 サ−マルヘツド
JPS594131A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体パツケ−ジ
JPS5914652A (ja) * 1982-07-16 1984-01-25 Nec Corp 半導体容器

Also Published As

Publication number Publication date
JPS61193474A (ja) 1986-08-27

Similar Documents

Publication Publication Date Title
KR20100059061A (ko) 본드 핑거를 갖는 인쇄회로기판 및 반도체 패키지
JP2881733B2 (ja) ボトムリード型半導体パッケージ
JP2000101016A (ja) 半導体集積回路装置
KR960019688A (ko) 디바이스 에지에서 기계적 스트레스를 줄이기 위한 개별 영역 리드 프레임 주조법 또는 하프 에칭법
JPH06216182A (ja) チップ・オン・ボード組立体およびその製造方法
JPH0446451B2 (ja)
JPH01298731A (ja) 半導体装置
JPH01137660A (ja) 半導体装置
JPH023621Y2 (ja)
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置
JP2982182B2 (ja) 樹脂封止型半導体装置
KR100675729B1 (ko) 플랙서블 기판을 이용한 적층 패키지
JPH1154685A5 (ja)
JPH0545065B2 (ja)
JPS593857B2 (ja) 半導体装置
JPS61150253A (ja) 半導体リ−ドフレ−ム
JP2505003Y2 (ja) 半導体装置
JP3358697B2 (ja) 半導体パッケージ
JP2536439B2 (ja) 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置
JPWO2024122492A5 (ja)
JPH0564852B2 (ja)
JPH04147634A (ja) 半導体装置用セラミックパッケージ
JP2001332554A (ja) 半導体装置及びその製造方法
JPS61127140A (ja) 半導体装置
JPS62237737A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees