JPH04316337A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04316337A JPH04316337A JP3082782A JP8278291A JPH04316337A JP H04316337 A JPH04316337 A JP H04316337A JP 3082782 A JP3082782 A JP 3082782A JP 8278291 A JP8278291 A JP 8278291A JP H04316337 A JPH04316337 A JP H04316337A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- bonding pad
- bonding
- bonding pads
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/944—Dispositions of multiple bond pads
- H10W72/9445—Top-view layouts, e.g. mirror arrays
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
半導体チップのボンディングパッドの配置に関する。
半導体チップのボンディングパッドの配置に関する。
【０００２】
【従来の技術】従来のボンディングパッドの配置は図３
に示すように半導体基板１の端に並行に一列にボンディ
ングパッド４ａが配置されワイヤボンディング時にワイ
ヤとワイヤが接触しないようにある間隔を保っている。 更にボンディングパッドは、半導体素子７の破損を防止
するために半導体素子のほとんどない半導体チップ外周
に一列に配置されている。
に示すように半導体基板１の端に並行に一列にボンディ
ングパッド４ａが配置されワイヤボンディング時にワイ
ヤとワイヤが接触しないようにある間隔を保っている。 更にボンディングパッドは、半導体素子７の破損を防止
するために半導体素子のほとんどない半導体チップ外周
に一列に配置されている。
【０００３】
【発明が解決しようとする課題】この従来のボンディン
グパッドの配置をしている半導体装置では、ボンディン
グパッドと半導体素子領域を別の部分に形成する必要が
ありかつ、ボンディングパッドが一列に並んでいるため
、半導体チップ１ケ当りの面積が大きくなるという問題
があった。
グパッドの配置をしている半導体装置では、ボンディン
グパッドと半導体素子領域を別の部分に形成する必要が
ありかつ、ボンディングパッドが一列に並んでいるため
、半導体チップ１ケ当りの面積が大きくなるという問題
があった。
【０００４】本発明の目的は、ボンディング作業ならび
に素子特性に影響を当えることなく半導体チップの１個
当りの面積を小さくでき、コスト低下を達成できるボン
ディングパッドの構成の改良された半導体装置を提供す
ることにある。
に素子特性に影響を当えることなく半導体チップの１個
当りの面積を小さくでき、コスト低下を達成できるボン
ディングパッドの構成の改良された半導体装置を提供す
ることにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップから電極を引き出すためのボンディングパ
ッドが前記半導体チップの端部に対し平行に、かつ内側
と外側の二列に配置され内側と外側のボンディングパッ
ドが同一平面になく、前記内側のボンディングパッドが
、外側のボンディングパッドより高い位置に配置されて
いる。
半導体チップから電極を引き出すためのボンディングパ
ッドが前記半導体チップの端部に対し平行に、かつ内側
と外側の二列に配置され内側と外側のボンディングパッ
ドが同一平面になく、前記内側のボンディングパッドが
、外側のボンディングパッドより高い位置に配置されて
いる。
【０００６】この場合、少なくとも内側のボンディング
パッドを半導体素子の形成された領域の上に存在させる
ことにより面積を小さくすることができる。
パッドを半導体素子の形成された領域の上に存在させる
ことにより面積を小さくすることができる。
【０００７】また、内側ボンディングパッドと外側ボン
ディングパッドをジグザグに配置さればボンディングワ
イヤの接触を防ぐのに効果的である。
ディングパッドをジグザグに配置さればボンディングワ
イヤの接触を防ぐのに効果的である。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明の一実施例の半導体チップの模式的
平面図およびそのＡ−Ａ間の断面図である。
る。図１は、本発明の一実施例の半導体チップの模式的
平面図およびそのＡ−Ａ間の断面図である。
【０００９】まず半導体素子７の形成された半導体基板
１の上に約７０００オングストロームの第１の絶縁酸化
膜６を形成し、その上にアルミニウム配線及びボンディ
ングワイヤをボンディングするための外側ボンディング
パッド４を約１μｍの厚さに半導体素子形成領域２以外
の部分に形成する。
１の上に約７０００オングストロームの第１の絶縁酸化
膜６を形成し、その上にアルミニウム配線及びボンディ
ングワイヤをボンディングするための外側ボンディング
パッド４を約１μｍの厚さに半導体素子形成領域２以外
の部分に形成する。
【００１０】次に２〜３μｍのプラズマ酸化膜を半導体
素子形成領域２の上をおおうように選択的に成長させ第
２の絶縁膜３を形成する。その上に厚さが２〜３μｍの
アルミニウム配線引き出し用の内側ボンディングパッド
５を選択的に形成する。この場合、外側ボンディングパ
ッド４と内側ボンディングパッド５はジグザグに配置す
ることによりボンディングワイヤの接触を防ぐことが出
来る。
素子形成領域２の上をおおうように選択的に成長させ第
２の絶縁膜３を形成する。その上に厚さが２〜３μｍの
アルミニウム配線引き出し用の内側ボンディングパッド
５を選択的に形成する。この場合、外側ボンディングパ
ッド４と内側ボンディングパッド５はジグザグに配置す
ることによりボンディングワイヤの接触を防ぐことが出
来る。
【００１１】図２は本発明の他の実施例の模式的平面図
およびそのＢ−Ｂ間の断面図である。
およびそのＢ−Ｂ間の断面図である。
【００１２】第１の実施例と同様に約１μｍの厚さの外
側ボンディングパッド４を形成した後に、全面にプラズ
マ酸化膜を成長させ、第２の絶縁膜３を形成し外側ボン
ディングパッド４の部分の第２の絶縁膜を除去する。次
に電極引き出し用の内側ボンディングパッド５を半導体
素子形成領域２の上に選択的に形成する。
側ボンディングパッド４を形成した後に、全面にプラズ
マ酸化膜を成長させ、第２の絶縁膜３を形成し外側ボン
ディングパッド４の部分の第２の絶縁膜を除去する。次
に電極引き出し用の内側ボンディングパッド５を半導体
素子形成領域２の上に選択的に形成する。
【００１３】この場合、半導体チップ表面が第１の実施
例に比べ凹凸が少ないため、モールド樹脂等で封入する
時のパッケージによる応力によるＡｌ配線ズレ等を防ぐ
ことが出来るという利点がある。
例に比べ凹凸が少ないため、モールド樹脂等で封入する
時のパッケージによる応力によるＡｌ配線ズレ等を防ぐ
ことが出来るという利点がある。
【００１４】
【発明の効果】以上説明したように本発明は、ボンディ
ングパッドを内側と外側に二列にジグザグに配置し、か
つ同一平面になく、内側のボンディングパッドが外側の
ボンディングパッドより高い位置に配置されるため、ボ
ンディングワイヤ引き出し時に交鎖することはない。 又、内側のボンディングパッドが半導体素子領域上に配
置できることから半導体チップの１ケ当りの面積を小さ
くすることができ、１枚の半導体ウェーハからの収量が
高くなり、結果的にコスト低減ができるという効果を有
する。
ングパッドを内側と外側に二列にジグザグに配置し、か
つ同一平面になく、内側のボンディングパッドが外側の
ボンディングパッドより高い位置に配置されるため、ボ
ンディングワイヤ引き出し時に交鎖することはない。 又、内側のボンディングパッドが半導体素子領域上に配
置できることから半導体チップの１ケ当りの面積を小さ
くすることができ、１枚の半導体ウェーハからの収量が
高くなり、結果的にコスト低減ができるという効果を有
する。
【図１】本発明の一実施例の模式的平面図およびそのＡ
−Ａ間の断面図である。
−Ａ間の断面図である。
【図２】本発明の他の実施例の模式的平面図およびその
Ｂ−Ｂ間の断面図である。
Ｂ−Ｂ間の断面図である。
【図３】従来の半導体装置の一例の模式的平面図および
そのＣ−Ｃ間の断面図である。
そのＣ−Ｃ間の断面図である。
１ 半導体基板
２ 半導体素子形成領域
３ 第２の絶縁膜
４ 外側のボンディングパッド
５ 内側のボンディングパッド
６ 第１の絶縁膜
７ 半導体素子
Claims (3)
- 【請求項１】 半導体チップから電極を引き出すため
のボンディングパッドが、前記半導体チップの端部に対
し平行に、かつ、内側と外側の二列に配置され、内側と
外側の前記ボンディングパッドが同一平面になく、前記
内側のボンディングパッドが外側のボンディングパッド
より高い位置に配置されることを特徴とする半導体装置
。 - 【請求項２】 少なくとも前記内側のボンディングパ
ッドが半導体素子の形成された領域の上に存在すること
を特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記内側のボンディングパッドと外側
のボンディングパッドがジグザグ状に配置されているこ
とを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082782A JPH04316337A (ja) | 1991-04-16 | 1991-04-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082782A JPH04316337A (ja) | 1991-04-16 | 1991-04-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04316337A true JPH04316337A (ja) | 1992-11-06 |
Family
ID=13783989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3082782A Pending JPH04316337A (ja) | 1991-04-16 | 1991-04-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04316337A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150727A (en) * | 1996-03-12 | 2000-11-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
-
1991
- 1991-04-16 JP JP3082782A patent/JPH04316337A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150727A (en) * | 1996-03-12 | 2000-11-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6359340B1 (en) | Multichip module having a stacked chip arrangement | |
| US5498901A (en) | Lead frame having layered conductive planes | |
| US5811874A (en) | Semiconductor chip package device having a rounded or chamfered metal layer guard ring | |
| JP2924840B2 (ja) | Ｔａｐｅ−ＢＧＡタイプの半導体装置 | |
| US8101470B2 (en) | Foil based semiconductor package | |
| JPH0927512A (ja) | 半導体装置 | |
| JPH05226339A (ja) | 樹脂封止半導体装置 | |
| JPH04316337A (ja) | 半導体装置 | |
| JP3510797B2 (ja) | トランジスタの電極構造 | |
| JPH04243156A (ja) | プラスチックｐｇａパッケージ | |
| JPH0476927A (ja) | 半導体集積回路 | |
| US6459162B1 (en) | Encapsulated semiconductor die package | |
| JPS6384143A (ja) | 半導体装置 | |
| JPH02180020A (ja) | 集積回路装置 | |
| JPH06163629A (ja) | 半導体集積回路のボンディングパッド構造 | |
| JPS606743Y2 (ja) | 多素子型赤外線検知器 | |
| JPH04239736A (ja) | 半導体装置の電極構造 | |
| JP2582399B2 (ja) | 半導体装置 | |
| JPS60101938A (ja) | 半導体装置 | |
| JPS60178636A (ja) | 半導体装置 | |
| JPH03116744A (ja) | 半導体装置 | |
| JPH02278742A (ja) | 半導体装置 | |
| JPS5949695B2 (ja) | ガラス封止半導体装置の製法 | |
| JP2583405B2 (ja) | 半導体装置用リードフレーム | |
| JPH08306701A (ja) | 半導体装置 |