JPH04267342A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特にバイポーラトランジスタとショット
キー・バリア・ダイオードおよびその製造方法に関する
。

【０００２】

【従来の技術】従来のバイポーラトランジスタの製造方
法を図面を用いて説明する。まず図５（Ａ）に示すよう
に、Ｎ型のシリコン基板１１上に酸化膜１２を形成した
のち、酸化膜１２を選択的に除去し、開孔部１３を設け
る。次でこの開孔部１３を通してＰ型不純物を導入し、
Ｎ型シリコン基板１１の表面にＰ型のベース領域１５を
形成する。次に図５（Ｂ）に示すように、全面に気相成
長法により酸化膜（以下ＣＶＤ酸化膜と記す）１７を被
着させ、続いてフォトレジスト膜１８を選択的に設ける
。

【０００３】次に図５（Ｃ）に示すように、この選択的
に設けたフォトレジスト膜１８をマスクとしてＣＶＤ酸
化膜１７の異方性エッチングを行なう。これによりフォ
トレジスト膜１８で覆われていない領域は除去される。 しかしエッチング表面に段部がある場合にはこの段部に
於いて異方性という性質が働いて、図に示すように前工
程で形成した開孔部１３の側壁に沿ってＣＶＤ酸化膜か
らなるサイドウォール１７Ｃが形成される。

【０００４】次に図５（Ｄ）に示すように、全面にポリ
シリコン膜１９を成長し、続いてシリコン基板表面が露
出している部分を少なくとも覆うようにポリシリコン膜
１９を選択的に除去する。その後、残存するポリシリコ
ン膜を通してベース領域にＮ型不純物又はＰ型不純物を
拡散し、Ｎ型不純物拡散領域からなるエミッタ領域２０
、およびＰ型不純物拡散領域からなるベースコンタクト
領域２１を形成する。次にアルミニウム等の金属膜を選
択的に形成したのちパターニングし、エミッタ電極２２
Ａ及びベース電極２２Ｂを設ける。

【０００５】次に従来のショットキー・バリア・ダイオ
ード（以下ＳＢＤと記す）の製造方法について説明する
。まず図６（Ａ）に示すように、Ｎ型のシリコン基板１
１１の表面に酸化膜１１２を形成したのち、この酸化膜
１１２を選択的に除去し、開孔部１１３を設ける。次に
図６（Ｂ）に示すように、フォトレジスト膜１１８を選
択的に設ける。次に残存する酸化膜１１２とフォトレジ
スト膜１１８をマスクとして、少なくとも開孔部１１３
の周辺のシリコン基板１１１の表面にボロンをイオン注
入法により添加し、Ｐ型領域１１６Ａを形成する。

【０００６】次に図６（Ｃ）に示すように、フォトレジ
スト膜１１８を除去し、熱処理を加えて先に添加したボ
ロンを活性化すると共に、安定化したＰ型領域１１６Ａ
を形成する。続いて開孔部１１３内に金属シリサイド層
１０１を形成する。この金属シリサイド層１０１の形成
方法としては、Ｎ型のシリコン基板表面及び酸化膜表面
に白金薄膜をスパッタ蒸着により約１００ｎｍの厚さに
被着させ、６００℃の温度でアルゴン又は窒素雰囲気中
で熱処理することによりシリコンと反応させシリコン基
板表面に白金シリサイド層を形成する。又この時酸化膜
表面に被着した白金薄膜は反応せず白金薄膜のままで残
る。この熱処理のあと、王水にてエッチングを行なうと
、白金薄膜のみ除去でき、白金シリサイド層はエッチン
グされず残すことができる。又、シリサイド領域の金属
材料として、パラジュウム，チタン，アルミニウム等も
使われる。

【０００７】次に図６（Ｄ）に示すように、この金属シ
リサイド層１０１を覆う形状で金属バリア膜１０２と金
属配線１２２を形成し、ＳＢＤを完成させる。ここで、
金属バリア膜１０２は金属配線１２２と金属シリサイド
層１０１とが直接接触することにより相互に反応し、金
属シリサイド層の電気特性、即ち金属シリサイド層１０
１の接合特性（ＶＦ　等）が変化することを防止するた
めに使用されている。

【０００８】

【発明が解決しようとする課題】上述した従来のバイポ
ーラトランジスタの製造方法は、ベース領域とエミッタ
領域が自己整合的に形成できトランジスタの小型化を図
ることができる方法であるが、自己整合でコレクタ領域
あるシリコン基板とエミッタ領域を分離する間隔は、図
５（Ｃ）の工程で形成した開孔部の側壁に残存する酸化
膜（サイドウォール）の厚さで決定される。この厚さは
非常に薄い為、コレクタ領域とエミッタ領域を分離する
間隔が非常に狭くなる一方、ベース領域のＰ型不純物濃
度は一般に低く設定されているため、ベース領域の表面
がＮ型に反転し易くなり、バイポーラトランジスタの信
頼性が低下するという欠点があった。

【０００９】また従来のＳＢＤの製造方法では、ＳＢＤ
の高信頼度化のために必須であるガードリング即ち、Ｓ
ＢＤの周辺に設けたＰ型領域１１６Ａの形成にフォトレ
ジスト膜を使用しているため、フォトレジスト膜の形成
のため工程数が増加するという欠点がある。更にこのフ
ォトレジスト膜のパターンは、前工程で設けた開孔部１
１３に対して合せ込む必要があるためマージンが必要に
なり、ＳＢＤを小形することができない等の欠点があっ
た。

【００１０】

【課題を解決するための手段】本発明の半導体装置は、
一導電型半導体基板上に形成された逆導電型ベース領域
と、このベース領域の周囲に形成されると共にベース領
域に接続された高濃度の逆導電型領域とを含むものであ
る。

【００１１】本発明の半導体装置の製造方法は、一導電
型半導体基板上に第１の絶縁膜を形成する工程と、この
第１の絶縁膜を選択的に除去し前記半導体基板に達する
開孔部を形成する工程と、この開孔部を含む全面に逆導
電型不純物を含む第２の絶縁膜を形成したのち異方性エ
ッチング法によりエッチングし前記開孔部の側面にサイ
ドウォールを形成する工程と、熱処理を行ない前記サイ
ドウォール中の不純物を拡散させ前記半導体基板に高濃
度の逆導電型領域を形成する工程とを含むものである。

【００１２】

【実施例】次に本発明について図面を用いて説明する。 図１（Ａ）〜（Ｄ）は本発明の第１の実施例のバイポー
ラトランジスタの製造方法を説明するための工程順に示
した半導体チップの断面図である。

【００１３】先ず図１（Ａ）に示すように、Ｎ型のシリ
コン基板１１上に酸化膜１２を形成する。ここで酸化膜
の厚さは０．５μｍ程度が適当である。続いて、酸化膜
１２を選択的に除去し、開孔部１３を設けたのち、この
開孔部１３を通してＰ型不純物を導入し、シリコン基板
１１の表面にＰ型領域を形成してベース領域１５とする
。ベース領域の深さは０．３μｍ、又ベース領域のＰ型
不純物の表面濃度は２×１０１８／ｃｍ３　にするのが
適当である。次に、全面に気相成長によりＰ型不純物を
含む酸化膜１４を被着する。このＰ型不純物を含む酸化
物の例としては、ボロン濃度が１〜数％の酸化膜を０．
３〜０．５μｍの厚さに被着するのが適当である。

【００１４】次に図１（Ｂ）に示すように、全面にわた
り酸化膜系の異方性エッチングを行ない、ベース領域１
５の表面を露出させる。この異方性エッチングにより、
前工程で形成した酸化膜１２の開孔部１３の側壁に沿っ
て、Ｐ型不純物を含んだ酸化膜１４からなるサイドウォ
ール１４Ａが形成される。続いて、熱処理を行ないこの
サイドウォール１４Ａからシリコン基板１１の中にＰ型
不純物を拡散し、Ｐ型領域１６を形成する。このＰ型領
域１６の表面濃度は１×１０１９／ｃｍ３　が適当であ
る。 又、このＰ型領域１６は開孔部１３の周辺、即ちベース
領域１５の周囲に形成されることになる。

【００１５】次に図１（Ｃ）に示すように、全面に気相
成長によりＣＶＤ酸化膜１７を被着させ、さらに、フォ
トレジスト膜１８を選択的に設ける。この気相成長によ
るＣＶＤ酸化膜１７は厚さを０．３〜０．５μｍにする
のが適当である。次に選択的に設けたフォトレジスト膜
１８をマスクとして、酸化膜１７の異方性エッチングを
行なう。ここでも又前記開孔部１３の側壁に沿って、酸
化膜１７からなるサイドウォール１７Ａが形成される。 この後図１（Ｄ）に示すように、従来技術と同様の製造
工程によりポリシリコン膜１９を形成し、Ｎ型のエミッ
タ領域２０，Ｐ型のベースコンタクト領域２１，エミッ
タ電極２２Ａ及びベース電極２２Ｂを形成しトランジス
タを完成させる。

【００１６】このように第１の実施例によれば、ベース
領域１５の周辺部にＰ型領域１６を設けているため、コ
レクタ領域であるシリコン基板とエミッタ領域２０との
間のベース領域の表面がＮ型に反転することはなくなる
。

【００１７】図２は本発明の第２の実施例を説明するた
めの主な製造工程順に示した半導体チップの断面図であ
る。先ず図２（Ａ）に示すように、Ｎ型のシリコン基板
１１上に酸化膜１２と窒化膜２３を形成する。ここで酸
化膜１２の厚さは０．５μｍ，窒化膜２３の厚さは０．
２μｍが適当である。次に、これら窒化膜２３と酸化膜
１２を順次選択的に除去し、開孔部１３Ａを設ける。こ
の時窒化膜２３の開孔部より酸化膜１２の開孔部を大き
く、即ち窒化膜２３の端部をひさし状に形成する方が良
い。次に全面に気相成長法によりＰ型不純物を含む酸化
膜１４を被着する。このＰ型不純物を含む酸化膜１４の
例としては、第１の実施例と同様のものを用いる。

【００１８】次に図２（Ｂ）に示すように、全面にわた
り酸化膜系の異方性エッチングを行ない、シリコン基板
１１の表面を露出させ、開孔部１３Ａの側壁に沿ってＰ
型不純物を含む酸化膜からなるサイドウォール１４Ｂを
残存させ、次で熱処理によりＰ型領域１６Ａを形成する
。この工程は第１の実施例の方法と同じである。その後
ベース領域１５Ａを形成する。この第２の実施例ではＰ
型領域１６Ａを形成した後にベース領域１５Ａを形成し
ているため、熱処理時間が少なくてすむため、より浅い
ベース領域を形成できる。また窒化膜２３の端部をひさ
し状に形成してあったため、Ｐ型不純物を含んだ酸化膜
からなるサイドウォール１４Ｂが第１の実施例の場合よ
りより厚く形成される。従ってＰ型領域１６Ａがより広
く安定的に自己整合的に形成されることになる。

【００１９】以下図２（Ｃ），（Ｄ）に示すように、第
１の実施例と同様の操作によりＣＶＤ酸化膜１７からな
るサイドウォール１７Ｂを形成したのち、ポリシリコン
膜１９，エミッタ領域２０，ベースコンタクト領域２１
，エミッタ電極２２Ａ及びベース電極２２Ｂを形成して
トランジスタを完成させる。

【００２０】図３（Ａ）〜（Ｄ）は本発明の第３の実施
例のＳＢＤの製造方法を説明するための工程順に示した
半導体チップの断面図である。先ず図３（Ａ）に示すよ
うに、Ｎ型のシリコン基板１１１の表面に酸化膜１１２
を形成する。ここで酸化膜の厚さは０．５μｍが適当で
ある。続いて、酸化膜１１２を選択的に除去し、開孔部
１１３を設ける。次に図３（Ｂ）に示すように、全面に
気相成長法により、Ｐ型不純物を含む酸化膜１１４を被
着する。このＰ型不純物を含む酸化膜の例としては、ボ
ロン濃度が１〜数％の酸化膜を０．３〜０．５μｍの厚
さに被着するのが適当である。

【００２１】次に図３（Ｃ）に示すように、全面にわた
り酸化膜系の異方性エッチングを行ない、開孔部１１３
内のシリコン基板表面を露出させる。この異方性エッチ
ングにより、前工程で形成した開孔部１１３の側壁に沿
ってＰ型不純物を含んだ酸化膜１１４からなるサイドウ
ォール１１４Ａが残存する。続いて熱処理を行ない、サ
イドウォール１１４Ａからシリコン基板１１１の中にＰ
型不純物を拡散し、Ｐ型領域１１６を形成する。さらに
従来と同様の方法にて開孔部１１３の内部に金属シリサ
イド層１０１を形成する。

【００２２】次に図３（Ｄ）に示すように、この金属シ
リサイド層１０１を覆う形状で、金属バリア膜１０２と
金属配線１２２を形成してＳＢＤを完成させる。ここで
金属バリア膜１０２としては、ＴｉＷ，ＴｉＮ／Ｔｉ等
の材料で０．１〜０．２μｍの厚さの薄膜が適当であり
、金属配線１２２としては約１．０μｍ厚のＡｌ配線が
適当である。

【００２３】このように第３の実施例によれば、従来の
ようにフォトレジスト膜形成の工程を必要とすることな
くＰ型領域１１６（ガードリング）を自己整合的に形成
できるため、より小形のＳＢＤを作ることができる。

【００２４】図４（Ａ）〜（Ｄ）は本発明の第４の実施
例を説明するための工程順に示した半導体チップの断面
図である。先ず図４（Ａ）に示すように、Ｎ型のシリコ
ン基板１１１の表面に酸化膜１１２と窒化膜１２３を形
成する。ここで酸化膜１１２の厚さは０．５μｍ，窒化
膜１２３の厚さは０．２μｍが適当である。次にこの窒
化膜１２３と、酸化膜１１２を順次選択的に除去し、開
孔部１１３Ａを設ける。この時窒化膜１２３の開孔部よ
り酸化膜１１２の開孔部を大きく開ける。即ち、窒化膜
１２３の端部をひさし状に形成する。次に図４（Ｂ）に
示すように、全面に気相成長法によりＰ型不純物を含む
酸化膜１１４を被着する。このＰ型不純物を含む酸化膜
の例としては、第３の実施例と同様のものを用いる。

【００２５】次に図４（Ｃ）に示すように、全面にわた
り酸化膜系の異方性エッチングを行ない、シリコン基板
１１１の表面を露出させ、開孔部１１３Ａの側壁に沿っ
て、Ｐ型不純物を含む酸化膜からなるサイドウォール１
１４Ｂを形成する。次で熱処理によりＰ型領域１１６Ａ
を形成する。その後金属シリサイド領域１１８を形成す
る。この方法は第３の実施例の方法と同じである。但し
、第４の実施例では、窒化膜１２３の端部をひさし状に
形成しているため、Ｐ型不純物を含んだ酸化膜からなる
サイドウォール１１４Ｂは第１の実施例の場合よりより
厚く形成される。即ち、Ｐ型領域１１６Ａがより広く安
定的に自己整合で形成されることになる。次に図４（Ｄ
）に示すように、第３の実施例と同様に、金属バリア膜
１０２及び金属配線１２２を形成しＳＢＤを完成させる
。

【００２６】

【発明の効果】以上説明したように本発明は、バイポー
ラトランジスタを形成する場合、自己整合的にベース領
域とエミッタ領域を形成し、かつ、このベース領域の周
囲にベース領域と同じ導電型の高濃度領域を自己整合的
に設けることができるため、エミッタ領域とコレクタ領
域との狭い間隔部でベース領域の表面の不純物が反転す
ることがなくなり、信頼性の向上したバイポーラトラン
ジスタが得られるという効果がある。

【００２７】またショットキー・バリア・ダイオードを
形成する場合、フォトレジスト膜の形成工程を用いるこ
となく自己整合的にガードリングを形成できるため、シ
ョットキー・バリア・ダイオードを小形にできるという
効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例を説明するための半導体
チップの断面図である。

【図２】本発明の第２の実施例を説明するための半導体
チップの断面図である。

【図３】本発明の第３の実施例を説明するための半導体
チップの断面図である。

【図４】本発明の第４の実施例を説明するための半導体
チップの断面図である。

【図５】従来のバイポーラトランジスタの製造方法を説
明するための半導体チップの断面図である。

【図６】従来のショットキー・バリア・ダイオードの製
造方法を説明するための半導体チップの断面図である。

【符号の説明】

１１，１１１　　　　シリコン基板 １２，１１２　　　　酸化膜 １３，１３Ａ，１１３，１１３Ａ　　　　開孔部１４，
１１４　　　　Ｐ型不純物を含む酸化膜１４Ａ，１４Ｂ
，１１４Ａ，１１４Ｂ　　　　サイドウォール １５，１５Ａ　　　　ベース領域 １６，１６Ａ，１１６，１１６Ａ　　　　Ｐ型領域１７
　　　　ＣＶＤ酸化膜 １７Ａ〜１７Ｃ　　　　サイドウォール１８　　　　フ
ォトレジスト膜 １９　　　　ポリシリコン膜 ２０　　　　エミッタ領域 ２１　　　　ベースコンタクト領域 ２２Ａ　　　　エミッタ電極 ２２Ｂ　　　　ベース電極 ２３，１２３　　　　窒化膜 １０１　　　　金属シリサイド膜 １０２　　　　金属バリア膜 １２２　　　　金属配線

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　一導電型半導体基板上に形成された逆
   導電型ベース領域と、このベース領域の周囲に形成され
   ると共にベース領域に接続された高濃度の逆導電型領域
   とを含むことを特徴とする半導体装置。
2. 【請求項２】　　一導電型半導体基板上に第１の絶縁膜
   を形成する工程と、この第１の絶縁膜を選択的に除去し
   前記半導体基板に達する開孔部を形成する工程と、この
   開孔部を含む全面に逆導電型不純物を含む第２の絶縁膜
   を形成したのち異方性エッチング法によりエッチングし
   前記開孔部の側面にサイドウォールを形成する工程と、
   熱処理を行ない前記サイドウォール中の不純物を拡散さ
   せ前記半導体基板に高濃度の逆導電型領域を形成する工
   程とを含むことを特徴とする半導体装置の製造方法。
3. 【請求項３】　　第１の絶縁膜が材質の異なる少くとも
   ２層の絶縁膜から構成されている請求項２記載の半導体
   装置の製造方法。
4. 【請求項４】　　第１の絶縁膜に形成される開孔部がバ
   イポーラトランジスタのベース形成領域またはショット
   キー・バリア・ダイオードの金属シリサイド形成領域で
   ある請求項２及び請求項３記載の半導体装置の製造方法
   。