JPH04271144A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04271144A
JPH04271144A JP3009547A JP954791A JPH04271144A JP H04271144 A JPH04271144 A JP H04271144A JP 3009547 A JP3009547 A JP 3009547A JP 954791 A JP954791 A JP 954791A JP H04271144 A JPH04271144 A JP H04271144A
Authority
JP
Japan
Prior art keywords
layer
film
aluminum wiring
titanium
connection hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3009547A
Other languages
English (en)
Other versions
JP2660359B2 (ja
Inventor
Hiroyuki Fujii
藤井　浩之
Shigeru Harada
繁 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3009547A priority Critical patent/JP2660359B2/ja
Priority to US07/822,284 priority patent/US5202579A/en
Priority to KR1019920001022A priority patent/KR960011863B1/ko
Priority to DE4202294A priority patent/DE4202294C2/de
Publication of JPH04271144A publication Critical patent/JPH04271144A/ja
Priority to US08/009,180 priority patent/US5312775A/en
Application granted granted Critical
Publication of JP2660359B2 publication Critical patent/JP2660359B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/049—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by diffusing alloying elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/083—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being via holes penetrating underlying conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、アルミ多層配線構造
を有する半導体装置に関するものである。
【０００２】
【従来の技術】半導体装置では、通常、半導体基板上に
素子を形成した後に、素子間や、外部回路と電気的に接
続するために、各種配線が必要である。
【０００３】従来、これらの配線としては、多結晶シリ
コン膜、高融点金属膜、高融点金属シリサイド膜、アル
ミやアルミ合金膜などが用いられてきた。
【０００４】このうち、最近の高速・高集積デバイスで
は、配線抵抗を小さくする必要があり、比抵抗の小さい
、アルミやアルミ合金膜による多層配線構造が必須とな
っている。
【０００５】図１２は、このような、従来のアルミ多層
配線構造を有する半導体装置の例として、ＤＲＡＭ（Ｄ
ｙｎａｍｉｃ　　Ｒａｎｄｏｍ　　Ａｃｃｅｓｓ　　Ｍ
ｅｍｏｒｙ）デバイスの構造を示す断面図である。
【０００６】図において、１はシリコン半導体基板、２
はシリコン半導体基板１の表面に形成されたＤＲＡＭ素
子（スタック・セル）、３はＤＲＡＭ素子（スタック・
セル）２上に堆積された下地絶縁膜、４は下地絶縁膜３
上に形成された第１層のアルミ配線、５は第１層のアル
ミ配線４上に堆積された層間絶縁膜、６は第１層のアル
ミ配線４と第２層のアルミ配線を接続するために設けら
れた接続孔、７は層間絶縁膜５上に形成された第２層の
アルミ配線、８はこれらの半導体素子や配線を、外部か
ら侵入してくる水分等から保護するために堆積された保
護絶縁膜、である。
【０００７】図１２に示す様なアルミ多層配線構造を有
する従来の半導体装置において、第１層のアルミ配線４
と第２層のアルミ配線７との接続部である接続孔６の安
定性は、デバイスの歩留りや信頼性レベルを左右する重
要な技術的ポイントである。
【０００８】以下、図１２に示す従来の半導体装置の製
造フローを、接続孔６の形成方法の部分を主体にして概
説する。
【０００９】なお、多層配線構造としては、前述の様に
、多結晶シリコン配線、高融点金属配線、高融点金属シ
リサイド配線、および、アルミ配線を組み合わせたもの
が、一般的であるが、ここでは簡略化して、図９に示す
ように、第１層の配線４、第２層の配線７が、ともに、
アルミ配線であるアルミ２層配線構造の場合について述
べる。
【００１０】図１３から図１９に、その製造フローを示
す。
【００１１】まず、シリコン半導体基板１の表面に、素
子分離用酸化膜３０１、トランスファー・ゲート電極３
０２、不純物拡散層３０３、ワード線３０４、記憶ノー
ド３０５、キャパシタ絶縁膜３０６、セル・プレート３
０７から構成されたＤＲＡＭ素子（スタック・セル）２
を形成する（図１３）。
【００１２】次に、ＤＲＡＭ素子（スタック・セル）２
の形成されたシリコン半導体基板１上の全面に、第１の
絶縁膜３を堆積した後、写真製版やエッチング法を用い
て所望の部分にコンタクト孔３０８を開孔する。この後
、以下のようにして第１層のアルミ配線４を形成する。
【００１３】最近のサブミクロン・デバイスでは、■コ
ンタクト孔３０８での第１層のアルミ配線４とシリコン
半導体基板１の不純物拡散層との異常反応（アロイスパ
イク）による接合リークを防止し、■第１層のアルミ配
線４中のシリコンが固相エピタキシャル成長によりコン
タクト孔３０８に析出することにより発生するコンタク
ト不良を防止し、■第１層のアルミ配線４の上層に形成
される層間絶縁膜５や保護絶縁膜８の膜応力により配線
が断線を起こす「ストレス・マイグレーション」にたい
する耐性を高めるなどの理由から、第１層のアルミ配線
４として、窒化チタン（ＴｉＮ）やチタン・タングステ
ン（ＴｉＷ）などのバリアメタル膜３１０と、Ａｌ−Ｓ
ｉ、Ａｌ−Ｓｉ−Ｃｕ、などのアルミ合金膜３１１を組
み合わせた構造の配線が用いられる。なお、これらの膜
は、通常、スパッタ法で堆積される。このようにして堆
積された膜を写真製版やエッチング法を用い、第１層の
アルミ配線４としてパターニングする。ここでアルミ配
線とはこのような多層構造を有するものをも指す（図１
４）。
【００１４】更に、第１層のアルミ配線４上の全面に、
層間絶縁膜５を堆積する。層間絶縁膜５としては、例え
ば、化学気相成長法（ＣＶＤ：ＣｈｅｍｉｃａｌＶａｐ
ｏｒＤｅｐｏｓｉｔｉｏｎ）により堆積したシリコン酸
化膜３２１と、無機塗布絶縁膜３２２と、ＣＶＤ法によ
り堆積したシリコン酸化膜３２３を、組み合わせた絶縁
膜が用いられる（図１５）。
【００１５】シリコン酸化膜３２１は、通常、シラン（
ＳｉＨ４　）ガスと、酸素Ｏ２　ガス、あるいは、亜酸
化窒素（Ｎ２　Ｏ）ガスを用い、３００〜４５０℃の堆
積温度で熱やプラズマを利用したＣＶＤ法により堆積す
る。 最近は、ステップカバレッジを良いという特徴を持つ、
ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉ
ｌｉｃａｔｅ）等の有機シラン系の材料も用いられる。
【００１６】平坦化のために用いる無機塗布絶縁膜３２
２としては、シラノール（Ｓｉ（ＯＨ）４　）などを主
成分とするものが一般的である。これを、回転塗布後、
４００〜４５０℃の温度でベークし、シリコン酸化膜化
することによりＣＶＤ法で形成したシリコン酸化膜３２
１表面を平坦化する。
【００１７】ただ、この無機塗布絶縁膜３２２は、吸湿
性が高く、後述する接続孔６やその側壁に露出すると、
ガス放出など悪影響を及ぼすので、接続孔６やその側壁
に露出しないようにフッ素系ガスや、Ａｒガスによるド
ライ・エッチング法によりエッチバックする。
【００１８】その上に、シリコン酸化膜３２１の形成と
同様の方法によりシリコン酸化膜３２３を堆積する。
【００１９】写真製版法とエッチング法により、第１層
のアルミ配線４と電気的接続をとる部分の層間絶縁膜５
を除去して接続孔６を開孔する（図１６）。
【００２０】つまり、写真製版法により接続孔開孔部６
以外の領域をフォトレジスト３２４で覆った後に、例え
ば、フッ酸系溶液による湿式エッチング、ＣＨＦ３　と
Ｏ２　等を主成分ガスとした反応性イオンエッチング法
、を組み合わせたテーパー・エッチング法により、層間
絶縁膜５を選択的に除去し、接続孔６を開孔するのであ
る。
【００２１】なお、フォトレジスト３２４及び、エッチ
ング時に生ずる反応生成物等は、エッチング後に酸素（
Ｏ２　）プラズマや湿式化学処理法を用いて除去する。
【００２２】接続孔６形成工程中に、ＣＨＦ３　等のフ
ッ素系ガスや酸素ガスのプラズマにさらされるため、接
続孔６の第１層のアルミ配線４の最表面には１００オン
グストローム程度のアルミの変質層（フッ化物や酸化物
層で絶縁性を有する）２０１ができている。これを除去
し、安定なコンタクト抵抗を得るために、後述する第２
層のアルミ配線７を堆積するまえに、まず、Ａｒイオン
２０２によるスパッタ・エッチングを行う（図１７）。
【００２３】その後、真空中で連続して、第２層のアル
ミ配線７を形成する。第２層のアルミ配線７の材料とし
ては、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等の
アルミ合金膜が用いられる。これらの膜はスパッタ法で
堆積され、第１層のアルミ配線４と同様に、写真製版や
エッチング法により、配線としてパターニングされる（
図１８）。
【００２４】さらに、接続孔６での第１層のアルミ配線
４と第２層のアルミ配線７の電気的接続を良好にするた
めに、第２層のアルミ配線７形成後、４００〜４５０℃
程度の温度で熱処理をおこなう。
【００２５】最後に、これらの半導体素子や配線を外部
から侵入してくる水分等から保護するために、シリコン
酸化膜やシリコン窒化膜等の保護絶縁膜８を、第２層の
アルミ配線７上に、ＣＶＤ法を用いて堆積する（図１９
）。
【００２６】
【発明が解決しようとする課題】従来のアルミ多層配線
構造は以上のようにして形成されていたので、配線の微
細化に伴い、接続孔６の径も小さくなり、サブミクロン
・レベルの接続孔６では、第１層のアルミ配線４と第２
層のアルミ配線７との電気的接続の安定性、信頼性が悪
化するという問題点があった。
【００２７】前述のように、従来第２層のアルミ配線７
を堆積する前に、Ａｒイオンによるスパッタ・エッチン
グを行っていた。これは、図１７に示すように、接続孔
６の第１層のアルミ配線４の表面に形成されたアルミの
変質層（フッ化物や酸化物）２０１をＡｒイオン２０２
により除去するものであった。
【００２８】たしかに、接続孔６のアスペクト比Ｂ／Ａ
（Ａは接続孔６の径、Ｂは層間絶縁膜５の膜厚）が１以
下と比較的小さい従来のデバイス構造の場合には、図２
０に示すように、Ａｒイオン２０２によりスパッタされ
たアルミのフッ化物や酸化物の粒子２０３が、接続孔６
の外部まで十分に飛散するため、アルミの変質層２０１
を除去し、清浄な表面にすることができた。
【００２９】しかし、アスペクト比が１を超えるサブミ
クロン・レベルの接続孔６では、図２１に示すように、
Ａｒイオン２０２によりスパッタされたアルミのフッ化
物や酸化物の粒子２０３の一部が接続孔６の側壁に妨げ
られ、接続孔６の外部まで飛散できず、接続孔６の内部
に再付着してフッ化物や酸化物の残存粒子２０４が残っ
てしてしまう。
【００３０】そのため、そのまま、真空中で連続して第
２層のアルミ配線７を堆積した場合でも、図２２に示す
ように電気的接続をとるべき接続孔６の第１層のアルミ
配線４と第２層のアルミ配線７の界面２０５に、残存粒
子２０４が存在することになり、前述のフローで示した
ような第２層のアルミ配線７の形成後の４００〜４５０
℃程度の熱処理では、界面２０５における第１層のアル
ミ配線４と第２層のアルミ配線７のミキシングを十分に
行わせることができない。
【００３１】その結果、接続孔６のコンタクト抵抗（以
下、接続孔抵抗と称す。）の増加やオープン不良を引き
起こす。
【００３２】また、上述の４００〜４５０℃の熱処理に
より、初期の接続孔抵抗値は正常となったものでも、界
面２０５のミキシングは十分にはなされていないので、
エレクトロ・マイグレーション耐量や、ストレス・マイ
グレーション耐量などの接続孔６の信頼性が劣化すると
いう問題があった。
【００３３】さらに、接続孔６のアスペクト比が大きく
なってくることによるもう一つの問題点はスパッタ法に
よる第２層のアルミ配線７の接続孔６内の被覆率（カバ
レッジ率）が著しく低下してくることである。接続孔６
内でのアルミのカバレッジ率が悪い場合、エレクトロ・
マイグレーション耐量などの接続孔６部での信頼性が劣
化するだけでなく接続孔抵抗も増大する。
【００３４】このような問題は、アスペクト比が益々大
きくなる今後のサブミクロン・デバイス、ハーフミクロ
ンデバイスの接続孔では、さらに深刻となってくるもの
である。
【００３５】この発明は、前記のような問題を解決する
ためになされたもので、下層のアルミ配線と上層のアル
ミ配線との接続部である接続孔において、下層のアルミ
配線と上層のアルミ配線の界面のミキシングを促進し、
成膜時の異物付着による欠陥などのない安定な接続孔抵
抗を得ると共に、接続孔のエレクトロ・マイグレーショ
ン耐量やストレス・マイグレーション耐量などの信頼性
レベルをも向上させ、高品質で高歩留の半導体装置を得
ることを目的としている。
【００３６】
【課題を解決するための手段】この発明にかかる半導体
装置は、半導体基板上の下層のアルミ配線と、下層のア
ルミ配線と接続孔を介して接する第１のチタン膜、第１
のチタン膜上に形成した第１のチタン化合物膜、接続孔
をチタン膜及びチタン化合物膜を介して埋め込むタング
ステンプラグ、タングステンプラグと第１のチタン化合
物の上に形成された第２のチタン膜、第２のチタン膜の
上に形成された第２のチタン化合物膜並びに第２のチタ
ン化合物膜の上に形成されたアルミ配線とからなる上層
のアルミ配線とを有する。
【００３７】
【作用】チタン膜はフッ素や酸素との結合力が強いので
、下層のアルミ配線の表面にスパッタエッチ時の再付着
によるアルミのフッ化物や酸化物・粒子が残存しても、
第１のチタン膜はこれらをチタンのフッ化物や酸化物と
して取り込み、分解させ、かつ、下層のアルミ配線と金
属間化合物ＴｉＡｌ３　を形成することにより界面を十
分に反応させてミキシングを行う。
【００３８】第１のチタン化合物膜は、下層のアルミ配
線と接する第１のチタン膜が、第１のチタン化合物膜上
のタングステンプラグと先に反応してしまうのを防止し
、第１のチタン膜が下層のアルミ配線と優先的に反応す
るように作用する。
【００３９】タングステンプラグは接続孔における上層
のアルミ配線のカバレッジ率を改善する。
【００４０】第２のチタン膜はタングステンプラグ形成
の際に生じる恐れのあるフッ素をチタンのフッ化物や酸
化物として取り込み、分解させる。
【００４１】第２のチタン化合物膜は、その上に形成す
るアルミ配線と第２のチタン膜が反応してしまうのを防
止する。
【００４２】
【実施例】以下、この発明の一実施例を説明する。
【００４３】図１において、１はシリコン半導体基板、
２はシリコン半導体基板１表面に形成されたＤＲＡＭ素
子（スタック・セル）、３はＤＲＡＭ素子（スタック・
セル）２上に堆積された下地絶縁膜、４は下地絶縁膜３
上に形成された第１層のアルミ配線、５は第１層のアル
ミ配線４上に堆積された層間絶縁膜、６は第１層のアル
ミ配線４上に開孔された接続孔、１００は、第１層のチ
タン膜１０１、第１層のチタン膜１０１の上に堆積され
た第１層の窒化チタン膜１０２、第１層の窒化チタン膜
１０２の上に堆積され接続孔６を埋め込むタングステン
プラグ１０３、第１層の窒化チタン膜１０２または埋め
込むタングステンプラグ１０３の上に堆積された第２層
のチタン膜１０４、第２層のチタン膜１０４の上に堆積
された第２層の窒化チタン膜１０５及び第２層の窒化チ
タン膜１０５の上に堆積されたアルミ合金膜１０６から
成る、層間絶縁膜５上に形成された第２層のアルミ配線
、８は配線を外部環境から保護するために堆積された保
護絶縁膜、２０６は第１層のチタン膜１０１と第１層の
アルミ配線４の反応による金属間化合物（ＴｉＡｌ３　
）層である。
【００４４】図１に示す本発明の一実施例の半導体装置
において、第２層のアルミ配線１００の形成方法につい
て説明する。
【００４５】従来技術の場合と同様にして図１６に示す
ように層間絶縁膜５を設けて接続孔６を形成し、アルミ
の変質層２０１を除去して安定な接続孔抵抗を得るため
にＡｒイオン２０２によるスパッタ・エッチングを行う
（図２）。
【００４６】ただ、アスペクト比が１を越えるサブミク
ロン・レベルの接続孔６の場合、Ａｒイオン２０２によ
るスパッタ・エッチングだけでは、前述のように、Ａｒ
イオンによりスパッタされたアルミのフッ化物や酸化物
・粒子の再付着が発生するため、接続孔６の第１層のア
ルミ配線の最表面（界面）２０５には、わずかに残存粒
子２０４が存在する（図３）。
【００４７】そこで、後述する作用で残存粒子２０４を
分解し、下層のアルミ配線４と反応して金属間化合物を
形成するするために、真空中で連続して第１層のチタン
膜１０１をスパッタ法により５０〜１５０オングストロ
ーム程度、全面に堆積する（図４）。
【００４８】次に、第１層のチタン膜１０１上に、第１
層の窒化チタン膜１０２を５００〜１０００オングスト
ローム程度堆積する（図５）。堆積方法としては、通常
、Ｔｉターゲットを用い、Ａｒ＋Ｎ２　雰囲気下でスパ
ッタする反応性スパッタ法が用いられる。
【００４９】この第１層の窒化チタン膜１０２は、接続
孔６において、第１層のアルミ配線４と接する第１層の
チタン膜１０１が、後述する熱処理において、後述する
タングステンプラグ１０３と先に反応してしまうのを抑
制する作用をする。
【００５０】その後、３００〜５００℃の雰囲気下にお
いて、化学気相成長法（以下ＣＶＤ法と称す）によりウ
ェハ全面にタングステン膜５００を形成する（図６）。 以下に、ＣＶＤ法による代表的なタングステン膜の形成
過程を、化学式にて示す。
【００５１】
【化１】
【００５２】
【化２】
【００５３】ＣＶＤ法によるタングステン膜形成方法の
特徴は、スパッタ法に比べて段差被覆性が極めて良いこ
とである。このため、径が小さくアスペクト比の大きな
接続孔６はタングステン膜により完全に埋め込まれる。
【００５４】次に、ＳＦ等を用いて、ＣＶＤ法により形
成したタングステン膜５００を全面エッチバックし、接
続孔６の内部に埋め込まれたタングステンプラグ１０３
を残し、タングステン膜を除去する（図７）。
【００５５】再び、スパッタ法により第２層目のチタン
膜１０４を５０〜１５０オングストローム程度、全面に
推積する（図８）。この第２層目のチタン膜１０４は、
後述する熱処理の際に、タングステンプラグ１０３上に
残留しているおそれのあるフッ素と、後述する第２層の
アルミ配線との反応を防ぐ役割をし、第１層目のアルミ
配線４と第２層目のアルミ配線１００の間の接続孔抵抗
増加とオープン不良の防止に寄与する。
【００５６】さらに、第２層目のチタン膜１０４上に、
第２層目の窒化チタン膜１０５を５００〜１０００オン
グストローム程度推積する（図９）。推積方法は、第１
層目の窒化チタン膜１０２の場合と同様である。
【００５７】この第２層の窒化チタン膜１０５も、接続
孔６において、第２層のアルミ配線１０６と第２層のチ
タン膜１０４が反応してしまうのを抑制する作用をする
。
【００５８】その後、連続して、第２層のアルミ配線と
して、例えば、Ａｌ−Ｓｉ−Ｃｕ膜１０６をスパッタ法
で堆積し、第１層のチタン膜１０１、第１層の窒化チタ
ン膜１０２、第２層のチタン膜１０４、第２層の窒化チ
タン膜１０５、及び、Ａｌ−Ｓｉ−Ｃｕ膜１０６からな
る５層構造となっている第２層の配線１００を、第１層
のアルミ配線４と同様に、写真製版やエッチング法によ
り、配線としてパターニングする。
【００５９】この後、３００〜４５０℃の温度で１５〜
６０分程度の熱処理をおこない、接続孔６の第１層のア
ルミ配線４の界面２０５に存在している残存粒子２０４
を第１層のチタン膜１０１の作用により分解し、かつ、
第１層のアルミ配線４と第１層のチタン膜１０１を反応
させ、金属間化合物層ＴｉＡｌ３　２０６を形成し、第
１層のアルミ配線４と第２層のアルミ配線１００の界面
のミキシングを促進する。また第２層のチタン膜１０４
はタングステンプラグ１０３上に生じているおそれのあ
るフッ素を除去する（図１０）。
【００６０】最後に、これらの半導体素子や配線を外部
から侵入してくる水分等から保護するために、シリコン
酸化膜やシリコン窒化膜等の保護絶縁膜８を、第２層の
アルミ配線１００上に、ＣＶＤ法を用いて堆積する（図
１１）。
【００６１】ここで図２３、図２４を用いて前記パター
ニング後の熱処理によって生じる効果について説明する
。
【００６２】第１層のチタン膜１０１は、アルミの変質
層２０１を構成するフッ素や酸素との結合力が強く、３
００〜４５０℃の熱処理で、容易にチタンのフッ化物や
酸化物を形成する。そのため、前記条件によって熱処理
を行うことにより、図２３に示すように第１層のチタン
膜１０１の下に存在する残存粒子２０４を、チタンの酸
化物やフッ化物として取り込み、分解する。さらに、図
２４に示すように、この熱処理で第１層のアルミ配線４
と第１層のチタン膜１０１を反応させ、金属間化合物Ｔ
ｉＡｌ３　層２０６を形成することにより、界面２０５
のミキシングを促進させるという働きも行うのである。 同様にしてタングステンプラグ１０３上のフッ素も第２
層のチタン膜１０４によって除去される。
【００６３】なお、第１層のチタン膜１０１の膜厚につ
いては、下記のように最適値が存在する。
【００６４】図２５は界面２０５付近を拡大して示した
図である。通常第１層のアルミ配線４中には１〜２ｗｔ
．％程度シリコン２０７が添加されている。これはシリ
コン半導体基板１とのコンタクト部３０８での接合リー
ク防止のためであり、第１層のアルミ配線４のバリアメ
タル膜３１０として４００〜２０００μΩ・ｃｍ程度の
比抵抗の高い窒化チタン膜を用いても、シリコンやアル
ミに対するバリア性が完全とは言えないからである。
【００６５】ここで前記熱処理を行うと、既述のように
第１層のチタン膜１０１は第１層のアルミ配線４と反応
してＴｉＡｌ３　等の金属間化合物層２０６を形成する
が、同時にシリコン２０７とも反応し、ＴｉＳｉ２　２
０８をも形成する。
【００６６】そのため、第１層のチタン膜１０１の膜厚
が大きすぎると、第１層のアルミ配線４中のシリコン２
０７の濃度の低下をまねき、コンタクト部３０８での接
合リークが発生してしまう。
【００６７】一方、第１層のチタン膜１０１の膜厚が小
さすぎると、図２１で示したような、界面２０５の残存
粒子２０４の分解し、また界面２０５において金属間化
合物ＴｉＡｌ３　層２０６を形成してミキシングを促進
させるという作用が十分でなくなる。
【００６８】この様な理由で、第１層のチタン膜１０１
の膜厚には、上限、下限が存在し、実験によれば、５０
〜１５０オングストローム程度が望ましい事がわかって
いる。
【００６９】次に第１層の窒化チタン膜１０２の働きに
ついて説明する。第１層の窒化チタン膜１０２が無い場
合には、第１層のチタン膜１０１は第１層のアルミ配線
４と反応する前に、先に上層のタングステンプラグ１０
３と反応してしまう。そのため、第１層のチタン膜１０
１は界面２０５において残存粒子２０４を十分に分解し
たり、下層のアルミ配線４と反応して金属間化合物を形
成する作用を果たさなくなってしまう。
【００７０】これに対し、第１層のチタン膜１０１の上
に、タングステンとの反応性が小さい第１層の窒化チタ
ン膜を１０２を設けると、第１層のチタン膜１０１とタ
ングステンプラグ１０３との反応が抑制されるので、タ
ングステンプラグ１０３形成のための熱処理をする事に
より、残存粒子２０４を分解し、かつ界面２０５のミキ
シングを十分に行うことができる。
【００７１】このため、第１層の窒化チタン膜１０２と
しては、タングステンプラグ１０３との反応性が小さけ
れば良いので、接続孔抵抗の増加をできるだけ押さえる
ために２５０〜４００μΩ・ｃｍ程度の比抵抗の小さい
窒化チタン膜を用いる。なおこのような比抵抗を有する
を得るための成膜条件では成膜時に付着する異物が低減
する。
【００７２】通常、Ｓｉ基板とのコンタクト部でバリア
メタル膜として用いる窒化チタン膜３１０（図１４）は
、シリコンやアルミに対するバリア性が必要であるので
、４００〜２０００μΩ・ｃｍ程度の比抵抗の高い膜が
用いられるが、この膜を接続孔６で用いると、接続孔抵
抗が従来構造に比べ、数倍に高くなってしまう。しかし
接続孔６で用いる第１層の窒化チタン膜１０２は、前述
のように、第１層のチタン膜１０１とタングステンプラ
グ１０３との反応を抑制することが目的であり、アルミ
に対するバリア性はさほど必要でない。そこで、２５０
〜４００μΩ・ｃｍ程度の比抵抗の小さい膜を用いるこ
とができ、結果として、接続孔抵抗の増加も、５０％以
下と実用上、問題のないレベルにすることができる。 同様の理由で、第２層の窒化チタン膜１０４も２５０〜
４００μΩ・ｃｍ程度の比抵抗の小さい膜を用いる。
【００７３】また、第１層の窒化チタン膜１０２の膜厚
も、第１層のチタン膜１０１がタングステンプラグ１０
３と反応するのを抑制すること、および、接続孔抵抗の
増加を実用上、問題のないレベルに抑えることから、５
００〜１０００オングストローム程度とすることが望ま
しい。同様にして、第２層の窒化チタン膜１０５の膜厚
も、第２層のチタン膜１０４が上部にあるアルミ合金膜
１０６と反応するのを抑制すること、および、接続孔抵
抗の増加を実用上、問題のないレベルに抑えることから
、５００〜１０００オングストローム程度とすることが
望ましい。
【００７４】なお、前記の実施例では、第２層のアルミ
配線１００中のアルミ合金膜１０６と第２層のチタン膜
１０４の反応を抑制するために、その上に第２層の窒化
チタン膜１０５を設ける場合をのべたが、同じように両
者の相互反応を抑制する働きをする酸化チタン膜や酸窒
化チタン膜などの他のチタン化合物膜であっても同様の
効果を奏する。
【００７５】これらの膜は、いずれも実施例と同様に、
反応性スパッタ法により堆積できる。つまり、酸化チタ
ン膜を堆積する場合はＡｒ＋Ｏ２　雰囲気中で、酸窒化
チタン膜を堆積する場合はＡｒ＋Ｏ２　＋Ｎ２　雰囲気
中で、それぞれ、Ｔｉをターゲットとしてスパッタすれ
ば膜堆積できる。
【００７６】また、接続孔のアルミカバレッジを改善す
るために、ＣＶＤ法によるタングステンプラグを形成す
る場合をのべたが、タングステン以外に、タングステン
ミリサイド，モリブデン，アルミなど他のメタルＣＶＤ
法でも同様の効果を奏する。
【００７７】また、前記実施例では、アルミ２層配線構
造について述べたが、３層以上のアルミ多層配線構造の
半導体装置に適用しても同様の効果を奏する。
【００７８】また、前記実施例では、半導体基板表面に
ＤＲＡＭ素子が形成された半導体装置に適用した場合を
述べたが、他のアルミ多層配線構造を有する半導体装置
に適用しても同様の効果を奏する。
【００７９】例えば、半導体基板表面にＳＲＡＭ（Ｓｔ
ａｔｉｃ　　ＲａｎｄｏｍＡｃｃｅｓｓ　　Ｍｅｍｏｒ
ｙ）素子を形成したものに、本発明によるアルミ多層配
線構造を適用した実施例を図２５に示す。
【００８０】簡単にその構成の説明を行うと、１はシリ
コン半導体基板、４１０はシリコン半導体基板１表面に
形成されたＳＲＡＭ素子〔ダブルウェル・ＣＭＯＳ（Ｃ
ｏｍｐｌｅｍｅｎｔａｒｙ　　Ｍｅｔａｌ　　Ｏｘｉｄ
ｅ　　Ｓｅｍｉ−ｃｏｎｄｕｃｔｏｒ）構造〕、４１１
はＰ形ウェル領域、４１２はＮ形ウェル領域、４１３は
素子分離用酸化膜、４１４はゲート電極、４１５はＮ形
不純物拡散層、４１６はＰ形不純物拡散層、４１７は多
結晶シリコン配線、４１８はコンタクト孔、３はＳＲＡ
Ｍ素子３１０上に堆積された下地絶縁膜、４は下地絶縁
膜３上に形成された第１層のアルミ配線、５は第１層の
アルミ配線４上に堆積された層間絶縁膜、６は第１層の
アルミ配線４上に開孔された接続孔、１００は層間絶縁
膜５上に形成された第２層のアルミ配線、１０１は第１
層のアルミ配線４と接する層である第１層のチタン膜、
１０２は第２層のアルミ配線１００の下地膜であり、第
１層のチタン膜１０１の上に堆積された第１層の窒化チ
タン膜、１０３は第１層の窒化チタン膜１０２の上に堆
積され接続孔６内に埋め込まれたタングステンプラグ、
１０４は第２層のアルミ配線１００の下地膜であり、第
１層の窒化チタン膜１０２及びタングステンプラグ１０
３の上に堆積された第２層のチタン膜、１０５は第２層
のチタン膜１０４の上に堆積された第２層の窒化チタン
膜、１０６はアルミあるいはアルミ合金膜、８は配線を
外部環境から保護するために堆積された保護絶縁膜、２
０６は第１層のチタン膜１０１と第１層のアルミ配線４
の反応による金属間化合物（ＴｉＡｌ３　）層である。
【００８１】同様に、シリコン半導体基板１表面に形成
される素子は、ＤＲＡＭ素子やＳＲＡＭ素子以外の他の
素子、例えば、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ　　Ｐｒ
ｏｇｒａｍａｂｌｅ　　Ｒｅａｄ　　Ｏｎｌｙ　　Ｍｅ
ｍｏｒｙ）素子、Ｅ２　ＰＲＯＭ（Ｅｌｅｃｔｒｉｃａ
ｌ　　Ｅｒａｓａｂｌｅ　　Ｐｒｏｇｒａｍａｂｌｅ　
　ＲＯＭ）素子、マイクロ・コンピューター回路素子、
ＣＭＯＳ論理回路素子、バイポーラ・トランジスター素
子等、他の構造の素子であってもよい。
【００８２】
【発明の効果】以上に説明したように、この発明にかか
る半導体装置は、半導体基板上の下層のアルミ配線と、
下層のアルミ配線と接続孔を介して接する第１のチタン
膜、第１のチタン膜上に形成した第１のチタン化合物膜
、接続孔をチタン膜及びチタン化合物膜を介して埋め込
むタングステンプラグ、タングステンプラグと第１のチ
タン化合物の上に形成された第２のチタン膜、第２のチ
タン膜の上に形成された第２のチタン化合物膜並びに第
２のチタン化合物膜の上に形成されたアルミ配線とから
なる上層のアルミ配線とを有し、第１のチタン膜はスパ
ッタエッチ時の再付着によるアルミのフッ化物や酸化物
の粒子をチタンのフッ化物や酸化物として取り込み、分
解させ、かつ、下層のアルミ配線と金属間化合物ＴｉＡ
ｌ３　を形成することにより界面を十分に反応させてミ
キシングを行い、第１のチタン化合物膜はこれを支援す
る。その上、タングステンプラグは接続孔を埋め込むの
で、その上に形成するアルミ配線のカバレッジ率は改善
される。この際、第２のチタン膜はタングステンプラグ
形成時に生じる恐れのあるフッ素を第１のチタン膜と同
様にして除去し、第２のチタン化合物はこれを支援する
ので、サブミクロン・レベルの接続孔においても、接続
孔抵抗が安定となり、また、エレクトロ・マイグレーシ
ョン耐量やストレス・マイグレーション耐量等の接続孔
の信頼性レベルも向上させて高品質で高歩留の半導体装
置を得ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例による半導体装置を示す断
面図である。
【図２】図１の実施例におけるアルミ２層配線構造の形
成フローを示す図である。
【図３】図１の実施例におけるアルミ２層配線構造の形
成フローを示す図である。
【図４】図１の実施例におけるアルミ２層配線構造の形
成フローを示す図である。
【図５】図１の実施例におけるアルミ２層配線構造の形
成フローを示す図である。
【図６】図１の実施例におけるアルミ２層配線構造の形
成フローを示す図である。
【図７】図１の実施例におけるアルミ２層配線構造の形
成フローを示す図である。
【図８】図１の実施例におけるアルミ２層配線構造の形
成フローを示す図である。
【図９】図１の実施例におけるアルミ２層配線構造の形
成フローを示す図である。
【図１０】図１の実施例におけるアルミ２層配線構造の
形成フローを示す図である。
【図１１】図１の実施例におけるアルミ２層配線構造の
形成フローを示す図である。
【図１２】従来の半導体装置を示す断面図である。
【図１３】従来の半導体装置におけるアルミ２層配線構
造の形成フローを示す図である。
【図１４】従来の半導体装置におけるアルミ２層配線構
造の形成フローを示す図である。
【図１５】従来の半導体装置におけるアルミ２層配線構
造の形成フローを示す図である。
【図１６】従来の半導体装置におけるアルミ２層配線構
造の形成フローを示す図である。
【図１７】従来の半導体装置におけるアルミ２層配線構
造の形成フローを示す図である。
【図１８】従来の半導体装置におけるアルミ２層配線構
造の形成フローを示す図である。
【図１９】従来の半導体装置におけるアルミ２層配線構
造の形成フローを示す図である。
【図２０】従来のアルミ２層配線構造の問題点を示す図
である。
【図２１】従来のアルミ２層配線構造の問題点を示す図
である。
【図２２】従来のアルミ２層配線構造の問題点を示す図
である。
【図２３】本発明における第１のチタン膜と第１のチタ
ン化合物膜の作用を示す図である。
【図２４】本発明における第１のチタン膜と第１のチタ
ン化合物膜の作用を示す図である。
【図２５】第１のチタン膜の膜厚の最適値が存在するこ
とを示す図である。
【図２６】この発明の他の実施例による半導体装置を示
す断面図である。
【符号の説明】
１　　シリコン半導体基板 ４　　第１層のアルミ配線 ６　　接続孔 １００　　第２層のアルミ配線 １０１　　第１層のチタン膜 １０２　　第１層の窒化チタン膜 １０３　　タングステンプラグ １０４　　第１層のチタン膜 １０５　　第１層の窒化チタン膜 １０６　　アルミ合金膜

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　半導体基板上の下層のアルミ配線と、
    前記下層のアルミ配線と接続孔を介して接する第１のチ
    タン膜、前記第１のチタン膜上に形成した第１のチタン
    化合物膜、前記接続孔を前記第１のチタン膜及び第１の
    チタン化合物を介して埋め込むタングステンプラグ、前
    記タングステンプラグと前記第１のチタン化合物の上に
    形成された第２のチタン膜、前記第２のチタン膜の上に
    形成された第２のチタン化合物膜並びに前記第２のチタ
    ン化合物膜の上に形成されたアルミ配線とからなる上層
    のアルミ配線と、を有することを特徴とする半導体装置
    。
JP3009547A 1991-01-30 1991-01-30 半導体装置 Expired - Lifetime JP2660359B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3009547A JP2660359B2 (ja) 1991-01-30 1991-01-30 半導体装置
US07/822,284 US5202579A (en) 1991-01-30 1992-01-21 Semiconductor device having multilayer interconnection structure
KR1019920001022A KR960011863B1 (ko) 1991-01-30 1992-01-24 다층배선구조를 가지는 반도체장치 및 그의 제조방법
DE4202294A DE4202294C2 (de) 1991-01-30 1992-01-28 Halbleitereinrichtung mit einer Mehrschichtverbindungsstruktur und Herstellungsverfahren dafür
US08/009,180 US5312775A (en) 1991-01-30 1993-01-26 Method of manufacturing semiconductor device having multilayer interconnection structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3009547A JP2660359B2 (ja) 1991-01-30 1991-01-30 半導体装置

Publications (2)

Publication Number Publication Date
JPH04271144A true JPH04271144A (ja) 1992-09-28
JP2660359B2 JP2660359B2 (ja) 1997-10-08

Family

ID=11723304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3009547A Expired - Lifetime JP2660359B2 (ja) 1991-01-30 1991-01-30 半導体装置

Country Status (4)

Country Link
US (2) US5202579A (ja)
JP (1) JP2660359B2 (ja)
KR (1) KR960011863B1 (ja)
DE (1) DE4202294C2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244135A (ja) * 1993-01-19 1994-09-02 Internatl Business Mach Corp <Ibm> コンタクトスタッドの積層構造及びその製造方法
KR100371508B1 (ko) * 1999-02-08 2003-02-06 닛본 덴기 가부시끼가이샤 반도체장치 및 그 제조방법

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
EP0499433B1 (en) * 1991-02-12 1998-04-15 Matsushita Electronics Corporation Semiconductor device with improved reliability wiring and method of its fabrication
KR100214036B1 (ko) * 1991-02-19 1999-08-02 이데이 노부유끼 알루미늄계 배선형성방법
JP2655213B2 (ja) * 1991-10-14 1997-09-17 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
US5627345A (en) * 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure
JPH05206139A (ja) * 1991-11-19 1993-08-13 Nec Corp 基板接続電極およびその製造方法
KR0126457B1 (ko) * 1992-01-08 1997-12-26 기타오카 다카시 집적회로, 그 제조방법 및 그 박막형성장치
JP2808965B2 (ja) * 1992-02-19 1998-10-08 日本電気株式会社 半導体装置
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JP2773530B2 (ja) * 1992-04-15 1998-07-09 日本電気株式会社 半導体装置の製造方法
JP3093429B2 (ja) * 1992-04-28 2000-10-03 日本電気株式会社 半導体装置の製造方法
JPH06124948A (ja) * 1992-08-31 1994-05-06 Sony Corp 配線形成方法
JP2773578B2 (ja) * 1992-10-02 1998-07-09 日本電気株式会社 半導体装置の製造方法
JPH06151434A (ja) * 1992-11-10 1994-05-31 Sony Corp 金属配線およびその形成方法
KR960001176B1 (ko) * 1992-12-02 1996-01-19 현대전자산업주식회사 반도체 접속장치 및 그 제조방법
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
US5380401A (en) * 1993-01-14 1995-01-10 Micron Technology, Inc. Method to remove fluorine residues from bond pads
US5375083A (en) * 1993-02-04 1994-12-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit including a substrate having a memory cell array surrounded by a well structure
JP3240725B2 (ja) * 1993-02-15 2001-12-25 ソニー株式会社 配線構造とその製法
US5358901A (en) * 1993-03-01 1994-10-25 Motorola, Inc. Process for forming an intermetallic layer
JP3216345B2 (ja) * 1993-04-06 2001-10-09 ソニー株式会社 半導体装置及びその作製方法
JP3401843B2 (ja) * 1993-06-21 2003-04-28 ソニー株式会社 半導体装置における多層配線の形成方法
US5528081A (en) * 1993-06-25 1996-06-18 Hall; John H. High temperature refractory metal contact in silicon integrated circuits
US5350711A (en) * 1993-06-25 1994-09-27 Hall John H Method of fabricating high temperature refractory metal nitride contact and interconnect structure
JP2596331B2 (ja) * 1993-09-08 1997-04-02 日本電気株式会社 半導体装置およびその製造方法
US5360995A (en) * 1993-09-14 1994-11-01 Texas Instruments Incorporated Buffered capped interconnect for a semiconductor device
JPH07130852A (ja) * 1993-11-02 1995-05-19 Sony Corp 金属配線材料の形成方法
KR0126801B1 (ko) * 1993-12-22 1998-04-02 김광호 반도체 장치의 배선 형성방법
US5442235A (en) * 1993-12-23 1995-08-15 Motorola Inc. Semiconductor device having an improved metal interconnect structure
US5817574A (en) * 1993-12-29 1998-10-06 Intel Corporation Method of forming a high surface area interconnection structure
US5594278A (en) * 1994-04-22 1997-01-14 Nippon Steel Corporation Semiconductor device having a via hole with an aspect ratio of not less than four, and interconnections therein
DE19515564B4 (de) 1994-04-28 2008-07-03 Denso Corp., Kariya Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
US5364817A (en) * 1994-05-05 1994-11-15 United Microelectronics Corporation Tungsten-plug process
JP3104534B2 (ja) * 1994-06-27 2000-10-30 ヤマハ株式会社 半導体装置とその製法
JP3500707B2 (ja) * 1994-06-28 2004-02-23 ソニー株式会社 接続構造の形成方法、及び接続構造の設計方法
JP3599199B2 (ja) * 1994-08-31 2004-12-08 富士通株式会社 多層配線を有する半導体装置の製造方法
US5640032A (en) * 1994-09-09 1997-06-17 Nippon Steel Corporation Non-volatile semiconductor memory device with improved rewrite speed
JPH08107087A (ja) * 1994-10-06 1996-04-23 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5470790A (en) * 1994-10-17 1995-11-28 Intel Corporation Via hole profile and method of fabrication
US5512514A (en) * 1994-11-08 1996-04-30 Spider Systems, Inc. Self-aligned via and contact interconnect manufacturing method
DE69533823D1 (de) * 1994-12-29 2005-01-05 St Microelectronics Inc Elektrische Verbindungsstruktur auf einer integrierten Schaltungsanordnung mit einem Zapfen mit vergrössertem Kopf
US5489552A (en) * 1994-12-30 1996-02-06 At&T Corp. Multiple layer tungsten deposition process
US5599739A (en) * 1994-12-30 1997-02-04 Lucent Technologies Inc. Barrier layer treatments for tungsten plug
US5625231A (en) * 1995-03-10 1997-04-29 Advanced Micro Devices, Inc. Low cost solution to high aspect ratio contact/via adhesion layer application for deep sub-half micrometer back-end-of line technology
KR100425655B1 (ko) * 1995-03-28 2004-06-26 텍사스 인스트루먼츠 인코포레이티드 집적회로의금속화층사이의반응을최소화하기위한확산방지삼중층및제조방법
KR0165813B1 (ko) * 1995-04-12 1999-02-01 문정환 접속홀의 플러그 형성 방법
JPH0955440A (ja) * 1995-08-17 1997-02-25 Sony Corp 半導体装置及び半導体装置の製造方法
US5518959A (en) * 1995-08-24 1996-05-21 Taiwan Semiconductor Manufacturing Company Method for selectively depositing silicon oxide spacer layers
US5856707A (en) * 1995-09-11 1999-01-05 Stmicroelectronics, Inc. Vias and contact plugs with an aspect ratio lower than the aspect ratio of the structure in which they are formed
US5747879A (en) * 1995-09-29 1998-05-05 Intel Corporation Interface between titanium and aluminum-alloy in metal stack for integrated circuit
GB2307341B (en) * 1995-11-15 2000-06-14 Hyundai Electronics Ind Method of forming a tungsten plug of a semiconductor device
TW319891B (en) * 1996-02-02 1997-11-11 Taiwan Semiconductor Mfg Method for improved aluminium-copper deposition and robust via contact resistance
US5994220A (en) 1996-02-02 1999-11-30 Micron Technology, Inc. Method for forming a semiconductor connection with a top surface having an enlarged recess
US5622894A (en) * 1996-03-15 1997-04-22 Taiwan Semiconductor Manufacturing Company Ltd Process to minimize a seam in tungsten filled contact holes
US5756396A (en) * 1996-05-06 1998-05-26 Taiwan Semiconductor Manufacturing Company Ltd Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
US5693561A (en) * 1996-05-14 1997-12-02 Lucent Technologies Inc. Method of integrated circuit fabrication including a step of depositing tungsten
US5677237A (en) * 1996-06-21 1997-10-14 Taiwan Semiconductor Manufacturing Company Ltd. Process for removing seams in tungsten plugs
KR100225946B1 (ko) * 1996-06-27 1999-10-15 김영환 반도체 소자의 금속 배선 형성방법
JP2800788B2 (ja) * 1996-06-27 1998-09-21 日本電気株式会社 半導体装置の製造方法
US5956612A (en) * 1996-08-09 1999-09-21 Micron Technology, Inc. Trench/hole fill processes for semiconductor fabrication
TW366585B (en) * 1996-08-17 1999-08-11 United Microelectronics Corp Manufacturing method of low-temperature epitaxy titanium silicide
JP3751392B2 (ja) * 1996-12-27 2006-03-01 長野計器株式会社 半導体素子の電極構造およびその製造方法
US5688718A (en) * 1997-02-03 1997-11-18 Taiwan Semiconductor Manufacturing Company Ltd Method of CVD TiN barrier layer integration
US6096637A (en) * 1997-02-25 2000-08-01 Compaq Computer Corporation Electromigration-resistant via structure
US6268661B1 (en) * 1999-08-31 2001-07-31 Nec Corporation Semiconductor device and method of its fabrication
US5930669A (en) 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
US6395629B1 (en) * 1997-04-16 2002-05-28 Stmicroelectronics, Inc. Interconnect method and structure for semiconductor devices
US5998296A (en) * 1997-04-16 1999-12-07 Texas Instruments Incorporated Method of forming contacts and vias in semiconductor
JP4101901B2 (ja) * 1997-04-25 2008-06-18 シャープ株式会社 半導体装置の製造方法
SE520173C2 (sv) * 1997-04-29 2003-06-03 Ericsson Telefon Ab L M Förfarande för tillverkning av en kondensator i en integrerad krets
EP0883172A1 (en) * 1997-06-03 1998-12-09 Nec Corporation Method for manufacturing contact structure having titanium/titanium nitride barrier layer
KR100241506B1 (ko) * 1997-06-23 2000-03-02 김영환 반도체 소자의 금속 배선 형성 방법
JP3456391B2 (ja) * 1997-07-03 2003-10-14 セイコーエプソン株式会社 半導体装置の製造方法
US5976976A (en) 1997-08-21 1999-11-02 Micron Technology, Inc. Method of forming titanium silicide and titanium by chemical vapor deposition
US5969425A (en) * 1997-09-05 1999-10-19 Advanced Micro Devices, Inc. Borderless vias with CVD barrier layer
US6143362A (en) * 1998-02-25 2000-11-07 Micron Technology, Inc. Chemical vapor deposition of titanium
US6284316B1 (en) 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
KR100279300B1 (ko) * 1998-05-11 2001-02-01 윤종용 금속 배선 연결 방법
KR100484253B1 (ko) * 1998-06-27 2005-07-07 주식회사 하이닉스반도체 반도체 장치의 타이타늄막 형성방법
KR100267106B1 (ko) * 1998-09-03 2000-10-02 윤종용 반도체 소자의 다층 배선 형성방법
JP3528665B2 (ja) 1998-10-20 2004-05-17 セイコーエプソン株式会社 半導体装置の製造方法
US6169010B1 (en) * 1999-01-26 2001-01-02 Lucent Technologies Inc. Method for making integrated circuit capacitor including anchored plug
JP3206658B2 (ja) * 1999-02-23 2001-09-10 日本電気株式会社 半導体装置の製造方法
US6150261A (en) * 1999-05-25 2000-11-21 United Microelectronics Corp. Method of fabricating semiconductor device for preventing antenna effect
US6833623B2 (en) * 1999-08-11 2004-12-21 Micron Technology, Inc. Enhanced barrier liner formation for via
JP2001060590A (ja) 1999-08-20 2001-03-06 Denso Corp 半導体装置の電気配線及びその製造方法
US6365970B1 (en) * 1999-12-10 2002-04-02 Silicon Integrated Systems Corporation Bond pad structure and its method of fabricating
JP3480416B2 (ja) 2000-03-27 2003-12-22 セイコーエプソン株式会社 半導体装置
JP3449333B2 (ja) 2000-03-27 2003-09-22 セイコーエプソン株式会社 半導体装置の製造方法
US6624515B1 (en) * 2002-03-11 2003-09-23 Micron Technology, Inc. Microelectronic die including low RC under-layer interconnects
US6977437B2 (en) * 2003-03-11 2005-12-20 Texas Instruments Incorporated Method for forming a void free via
KR100555514B1 (ko) * 2003-08-22 2006-03-03 삼성전자주식회사 저 저항 텅스텐 배선을 갖는 반도체 메모리 소자 및 그제조방법
US7170176B2 (en) * 2003-11-04 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4764606B2 (ja) * 2004-03-04 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7956672B2 (en) * 2004-03-30 2011-06-07 Ricoh Company, Ltd. Reference voltage generating circuit
US20060099800A1 (en) * 2004-11-09 2006-05-11 Chintamani Palsule Method for fabricating low leakage interconnect layers in integrated circuits
KR100705397B1 (ko) * 2005-07-13 2007-04-10 삼성전자주식회사 저 저항의 텅스텐막 형성 방법
KR100799119B1 (ko) * 2005-08-29 2008-01-29 주식회사 하이닉스반도체 반도체메모리소자 제조 방법
US7645705B2 (en) * 2005-12-29 2010-01-12 Dongbu Hitek Co., Ltd. Method of fabricating a semiconductor device having a pre metal dielectric liner
US20080090399A1 (en) * 2006-10-17 2008-04-17 Malik Shamim M Electrode for implantable device
US20100044676A1 (en) 2008-04-18 2010-02-25 Invisage Technologies, Inc. Photodetectors and Photovoltaics Based on Semiconductor Nanocrystals
WO2008131313A2 (en) 2007-04-18 2008-10-30 Invisage Technologies, Inc. Materials systems and methods for optoelectronic devices
US8525287B2 (en) 2007-04-18 2013-09-03 Invisage Technologies, Inc. Materials, systems and methods for optoelectronic devices
US20090032958A1 (en) * 2007-08-03 2009-02-05 Micron Technology, Inc. Intermetallic conductors
US8203195B2 (en) 2008-04-18 2012-06-19 Invisage Technologies, Inc. Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom
US8916947B2 (en) 2010-06-08 2014-12-23 Invisage Technologies, Inc. Photodetector comprising a pinned photodiode that is formed by an optically sensitive layer and a silicon diode
US8841733B2 (en) * 2011-05-17 2014-09-23 United Microelectronics Corp. Semiconductor device and method of fabricating the same
US9543248B2 (en) * 2015-01-21 2017-01-10 Qualcomm Incorporated Integrated circuit devices and methods
US9870987B2 (en) * 2016-02-29 2018-01-16 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
CN108735741B (zh) 2017-04-13 2020-10-09 联华电子股份有限公司 存储器元件中的存储点接触结构与其制作方法
US11183455B2 (en) * 2020-04-15 2021-11-23 International Business Machines Corporation Interconnects with enlarged contact area

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59198734A (ja) * 1983-04-25 1984-11-10 Mitsubishi Electric Corp 多層配線構造
US4924295A (en) * 1986-11-28 1990-05-08 Siemens Aktiengesellschaft Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JPS6466955A (en) * 1987-09-07 1989-03-13 Nec Corp Semiconductor integrated circuit
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
JPH0254524A (ja) * 1988-08-17 1990-02-23 Sony Corp 半導体装置の製造方法
US5008730A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Contact stud structure for semiconductor devices
KR940000906B1 (ko) * 1988-11-21 1994-02-04 가부시키가이샤 도시바 반도체장치의 제조방법
US5162262A (en) * 1989-03-14 1992-11-10 Mitsubishi Denki Kabushiki Kaisha Multi-layered interconnection structure for a semiconductor device and manufactured method thereof
US5094981A (en) * 1990-04-17 1992-03-10 North American Philips Corporation, Signetics Div. Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244135A (ja) * 1993-01-19 1994-09-02 Internatl Business Mach Corp <Ibm> コンタクトスタッドの積層構造及びその製造方法
KR100371508B1 (ko) * 1999-02-08 2003-02-06 닛본 덴기 가부시끼가이샤 반도체장치 및 그 제조방법

Also Published As

Publication number Publication date
KR920015527A (ko) 1992-08-27
US5312775A (en) 1994-05-17
KR960011863B1 (ko) 1996-09-03
DE4202294C2 (de) 1994-06-16
JP2660359B2 (ja) 1997-10-08
DE4202294A1 (de) 1992-08-13
US5202579A (en) 1993-04-13

Similar Documents

Publication Publication Date Title
JP2660359B2 (ja) 半導体装置
JP2655213B2 (ja) 半導体装置の配線接続構造およびその製造方法
JP2598335B2 (ja) 半導体集積回路装置の配線接続構造およびその製造方法
JP2533414B2 (ja) 半導体集積回路装置の配線接続構造およびその製造方法
JP2811126B2 (ja) 半導体集積回路装置の配線接続構造およびその製造方法
US6004876A (en) Low resistance interconnect for a semiconductor device and method of fabricating the same
US6433433B1 (en) Semiconductor device with misaligned via hole
US6455891B2 (en) Semiconductor device and method for manufacturing the same
US20020043722A1 (en) Semiconductor device and method of manufacturing the same
JPH09283624A (ja) 半導体装置の製造方法
JP2626927B2 (ja) 半導体装置
JPH04271143A (ja) 半導体装置
JP2830540B2 (ja) 多層配線の製造方法
JPH08139190A (ja) 半導体装置の製造方法
JP3029507B2 (ja) 半導体装置の配線層接続構造
JP3267281B2 (ja) 半導体装置の製造方法
JP3417193B2 (ja) 半導体装置の製造方法
JP2626927C (ja)
JP2779186B2 (ja) 半導体装置の製造方法
JPH09246378A (ja) 半導体集積回路装置およびその製造方法
KR100363984B1 (ko) 반도체집적회로장치및그제조방법
JPH088337A (ja) 半導体装置およびその製造方法
JPH04152657A (ja) 半導体装置，およびその製造方法
JPH05175346A (ja) 配線およびその形成方法
JPH04346423A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080613

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080613

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 14