JPH04280108A - 平衡変調回路 - Google Patents
平衡変調回路Info
- Publication number
- JPH04280108A JPH04280108A JP3003261A JP326191A JPH04280108A JP H04280108 A JPH04280108 A JP H04280108A JP 3003261 A JP3003261 A JP 3003261A JP 326191 A JP326191 A JP 326191A JP H04280108 A JPH04280108 A JP H04280108A
- Authority
- JP
- Japan
- Prior art keywords
- balanced
- balanced modulator
- output
- carrier
- modulation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplitude Modulation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、テレビジョン、VTR
(ビデオテープレコーダー)等におけるビデオ信号を処
理する平衡変調回路に関するものである。
(ビデオテープレコーダー)等におけるビデオ信号を処
理する平衡変調回路に関するものである。
【0002】
【従来の技術】平衡変調回路は、ビデオ信号回路におい
て非常に多く用いられており、殆どの場合集積回路化さ
れた平衡変調器を使用している。しかしながら、平衡変
調器には後述するようにキャリアリークの問題があり、
平衡変調器で処理された映像信号をテレビジョンで再生
した場合に画質が悪化するので、大きな問題になってい
る。
て非常に多く用いられており、殆どの場合集積回路化さ
れた平衡変調器を使用している。しかしながら、平衡変
調器には後述するようにキャリアリークの問題があり、
平衡変調器で処理された映像信号をテレビジョンで再生
した場合に画質が悪化するので、大きな問題になってい
る。
【0003】以下、前記の平衡変調器の動作を図4及び
図5を用いて説明する。
図5を用いて説明する。
【0004】図4において、Q 1,Q 2,Q 3,
Q 4,Q 5,Q 6,Q 7,Q 8は各々トラン
ジスタ、R 1,R 2,R 3,R 4,R 5は各
々抵抗、V BはトランジスタQ 1,Q 2のベース
バイアス、a,bは各々平衡変調器の入力端子、c,d
は各々変調キャリア入力端子、e,fは各々平衡変調器
の出力端子、I 1〜I12は各々電流である。
Q 4,Q 5,Q 6,Q 7,Q 8は各々トラン
ジスタ、R 1,R 2,R 3,R 4,R 5は各
々抵抗、V BはトランジスタQ 1,Q 2のベース
バイアス、a,bは各々平衡変調器の入力端子、c,d
は各々変調キャリア入力端子、e,fは各々平衡変調器
の出力端子、I 1〜I12は各々電流である。
【0005】図4の回路の動作波形を図5に示す。図5
におけるa,b,c,d,f,I11,I12は図4に
おけるa,b,c,d,f,I11,I12に各々対応
している。図5において、aはV 1の電圧を持ち、b
は電圧値がV 1の期間T 1と、V 1よりも電圧が
高い期間T 2と、V 1よりも電圧が低い期間T 3
とを持ち、cはV 2の電圧を持ち、dはV 2を中心
としたパルスであり、I11、I12は電流値であり、
fは出力電圧波形である。
におけるa,b,c,d,f,I11,I12は図4に
おけるa,b,c,d,f,I11,I12に各々対応
している。図5において、aはV 1の電圧を持ち、b
は電圧値がV 1の期間T 1と、V 1よりも電圧が
高い期間T 2と、V 1よりも電圧が低い期間T 3
とを持ち、cはV 2の電圧を持ち、dはV 2を中心
としたパルスであり、I11、I12は電流値であり、
fは出力電圧波形である。
【0006】図4において、Q 1とQ 2、Q 3と
Q 4、Q 5とQ 6とQ 7とQ 8のトランジス
タ特性が各々等しく、R 1とR 2の抵抗値が等しい
理想的な状態では、図5における期間T 1の出力電圧
fの交流振幅は完全にゼロとなる。即ち、期間T 1で
はI 1=I 2,I 3=I 4,I 5=I 6と
なるため、変調キャリアdがHighの期間はI11=
I 9,I12=I 8となり、変調キャリアdがLo
wの期間はI11=I 7,I12=I10となり、期
間T 1においてはI11,I12は各々(1/2)×
(I 1+I 2)となり値に変化がないことが分かる
。次に期間T 2においてはI6>I 5となり、期間
T 3においてはI 6<I 5となるため、電流I1
1,電流I12,出力電圧fは各々図5に示すような波
形となる。
Q 4、Q 5とQ 6とQ 7とQ 8のトランジス
タ特性が各々等しく、R 1とR 2の抵抗値が等しい
理想的な状態では、図5における期間T 1の出力電圧
fの交流振幅は完全にゼロとなる。即ち、期間T 1で
はI 1=I 2,I 3=I 4,I 5=I 6と
なるため、変調キャリアdがHighの期間はI11=
I 9,I12=I 8となり、変調キャリアdがLo
wの期間はI11=I 7,I12=I10となり、期
間T 1においてはI11,I12は各々(1/2)×
(I 1+I 2)となり値に変化がないことが分かる
。次に期間T 2においてはI6>I 5となり、期間
T 3においてはI 6<I 5となるため、電流I1
1,電流I12,出力電圧fは各々図5に示すような波
形となる。
【0007】次に図6を用いて、図4に示した平衡変調
器のキャリアリークについて説明する。図6におけるb
,dは図4及び図5におけるb,dに各々対応している
。図4において、次の(1),(2),(3)のいずれ
かの場合にはa,bの入力電圧が等しくてもI 5≠I
6となる。
器のキャリアリークについて説明する。図6におけるb
,dは図4及び図5におけるb,dに各々対応している
。図4において、次の(1),(2),(3)のいずれ
かの場合にはa,bの入力電圧が等しくてもI 5≠I
6となる。
【0008】(1)抵抗R 1とR 2の抵抗値が等し
くない。
くない。
【0009】(2)トランジスタQ 1とQ 2の特性
が等しくない。
が等しくない。
【0010】(3)トランジスタQ 3とQ 4の特性
が等しくない。
が等しくない。
【0011】図4においてa、bの電圧が等しくても上
記(1),(2),(3)のいずれかの理由によって例
えばI 5>I 6となった場合の動作波形を図6に示
す。 図6においてI11´,I12´はI 5>I 6のと
きの図4における電流I11、I12の電流値を示す。 すなわち図4及び図6において変調キャリアdがHig
hの期間はI12=I 8=I 5となるため、I12
の電流値であるI12´が(1/2)×(I 1+I
2)よりも大きくなり、変調キャリアdがLowの期間
はI12=I10=I 6となってI12´が(1/2
)×(I 1+I 2)よりも小さくなる。従って図4
において、前記(1),(2),(3)のいずれかの原
因によって無信号時にI 5≠I 6となった場合の出
力電流は図6のI11´,I12´のような波形となる
。このように平衡変調器の入力信号が無い場合に発生す
る、変調キャリアと同じ周波数の信号をキャリアリーク
と言い、平衡変調器を使用する場合には必ず発生してい
た。即ち平衡変調器は集積化された回路を使用する場合
が多く、集積回路においては前記(1),(2),(3
)のような条件がほとんどの場合に発生する。従って、
平衡変調器を使用する場合は必ずキャリアリークが発生
していた。
記(1),(2),(3)のいずれかの理由によって例
えばI 5>I 6となった場合の動作波形を図6に示
す。 図6においてI11´,I12´はI 5>I 6のと
きの図4における電流I11、I12の電流値を示す。 すなわち図4及び図6において変調キャリアdがHig
hの期間はI12=I 8=I 5となるため、I12
の電流値であるI12´が(1/2)×(I 1+I
2)よりも大きくなり、変調キャリアdがLowの期間
はI12=I10=I 6となってI12´が(1/2
)×(I 1+I 2)よりも小さくなる。従って図4
において、前記(1),(2),(3)のいずれかの原
因によって無信号時にI 5≠I 6となった場合の出
力電流は図6のI11´,I12´のような波形となる
。このように平衡変調器の入力信号が無い場合に発生す
る、変調キャリアと同じ周波数の信号をキャリアリーク
と言い、平衡変調器を使用する場合には必ず発生してい
た。即ち平衡変調器は集積化された回路を使用する場合
が多く、集積回路においては前記(1),(2),(3
)のような条件がほとんどの場合に発生する。従って、
平衡変調器を使用する場合は必ずキャリアリークが発生
していた。
【0012】
【発明が解決しようとする課題】以上説明したように、
従来の平衡変調器においては必ずキャリアリークの問題
が存在していた。このようなキャリアリークはテレビジ
ョンにおいては本来着色しない無色の部分が着色したり
する現象となって現れるので、大きな問題となっている
。
従来の平衡変調器においては必ずキャリアリークの問題
が存在していた。このようなキャリアリークはテレビジ
ョンにおいては本来着色しない無色の部分が着色したり
する現象となって現れるので、大きな問題となっている
。
【0013】本発明は、この点に鑑みてなされたもので
あって、キャリアリークの発生を抑制した平衡変調回路
を提供することを目的とする。
あって、キャリアリークの発生を抑制した平衡変調回路
を提供することを目的とする。
【0014】
【課題を解決するための手段】キャリアリークの発生を
抑制するためには、図4において平衡変調器の入力がゼ
ロ即ちa=bの状態で変調キャリアが入力されたときに
常にI 8=I12(出力をfから取るとき)又は常に
I 7=I 9(出力をeから取るとき)になるように
、トランジスタQ 1又はQ 2のエミッタに他の手段
によって定電流を注入又は注出すればよい。
抑制するためには、図4において平衡変調器の入力がゼ
ロ即ちa=bの状態で変調キャリアが入力されたときに
常にI 8=I12(出力をfから取るとき)又は常に
I 7=I 9(出力をeから取るとき)になるように
、トランジスタQ 1又はQ 2のエミッタに他の手段
によって定電流を注入又は注出すればよい。
【0015】本発明は、上記の着眼に基づいてなされた
ものであって、平衡変調器で変調された信号の無信号部
を他の平衡変調器で再度同じ変調キャリアにより変調す
ることによって復調信号を得、この復調信号を直流化し
た信号を前者の平衡変調器に負帰還するものである。
ものであって、平衡変調器で変調された信号の無信号部
を他の平衡変調器で再度同じ変調キャリアにより変調す
ることによって復調信号を得、この復調信号を直流化し
た信号を前者の平衡変調器に負帰還するものである。
【0016】図1は、本発明に係る平衡変調回路の構成
を示すブロック図である。
を示すブロック図である。
【0017】図1において、3は第1の平衡変調器(B
M1)であって、該第1の平衡変調器3は、入力信号1
を変調キャリア2で変調し、増幅器(AMP)4に出力
する。5は第2の平衡変調器(BM2)であって、該第
2の平衡変調器5は増幅器4の出力を変調キャリア2で
再度変調し、比較器(COMP)6に出力する。
M1)であって、該第1の平衡変調器3は、入力信号1
を変調キャリア2で変調し、増幅器(AMP)4に出力
する。5は第2の平衡変調器(BM2)であって、該第
2の平衡変調器5は増幅器4の出力を変調キャリア2で
再度変調し、比較器(COMP)6に出力する。
【0018】比較器6にはタイミングパルス8が入力さ
れ、比較器6はタイミングパルス8が例えばHighの
時だけ動作しタイミングパルス8がLowの時は動作し
ない。比較器6の出力は積分器(INT)7に接続され
、高周波成分を除去した信号が第1の平衡変調器3に負
帰還される。
れ、比較器6はタイミングパルス8が例えばHighの
時だけ動作しタイミングパルス8がLowの時は動作し
ない。比較器6の出力は積分器(INT)7に接続され
、高周波成分を除去した信号が第1の平衡変調器3に負
帰還される。
【0019】
【作用】第1の平衡変調器3で発生したキャリアリーク
は、増幅器4で増幅され、第2の平衡変調器5で再び変
調される。第1の平衡変調器3のキャリアリークがゼロ
の場合は、比較器6に対して出力される第2の平衡変調
器5の出力もゼロになる。比較器6はタイミングパルス
8が例えばHighの時だけ動作するため、タイミング
パルス8がHighの時に第2の平衡変調器5の出力信
号をサンプリング比較する。従って積分器7はタイミン
グパルス8がHighの期間の比較結果を積分すること
になる。その結果、第1の平衡変調器3には無信号時の
サンプリング比較結果が全期間に渡って保持された直流
信号が帰還される。
は、増幅器4で増幅され、第2の平衡変調器5で再び変
調される。第1の平衡変調器3のキャリアリークがゼロ
の場合は、比較器6に対して出力される第2の平衡変調
器5の出力もゼロになる。比較器6はタイミングパルス
8が例えばHighの時だけ動作するため、タイミング
パルス8がHighの時に第2の平衡変調器5の出力信
号をサンプリング比較する。従って積分器7はタイミン
グパルス8がHighの期間の比較結果を積分すること
になる。その結果、第1の平衡変調器3には無信号時の
サンプリング比較結果が全期間に渡って保持された直流
信号が帰還される。
【0020】
【実施例】図2は本発明の一実施例に係る平衡変調回路
の回路図である。同図において、q 1〜q19は各々
NPNトランジスタ、q20〜q24は各々PNPトラ
ンジスタ、r 1〜r14は各々抵抗、AMP1,AM
P2は各々増幅器、C 1はコンデンサであって、前記
平衡変調回路は、第1の平衡変調器3、増幅器4、第2
の平衡変調器5、比較器6及び積分器7から構成されて
いる。
の回路図である。同図において、q 1〜q19は各々
NPNトランジスタ、q20〜q24は各々PNPトラ
ンジスタ、r 1〜r14は各々抵抗、AMP1,AM
P2は各々増幅器、C 1はコンデンサであって、前記
平衡変調回路は、第1の平衡変調器3、増幅器4、第2
の平衡変調器5、比較器6及び積分器7から構成されて
いる。
【0021】図2に示す平行変調回路の動作波形図を図
3に示す。図3における端子波形C,D,P,電流i
1,i 2,i 3,i 4,i 5,i 6,i 7
,i 8及び電圧v 1,v 2,v 3,v 4は、
図2のC,D,P,i 1,i 2,i 3,i 4,
i 5,i6,i 7,i 8,v 1,v 2,v
3,v 4に各々対応している。
3に示す。図3における端子波形C,D,P,電流i
1,i 2,i 3,i 4,i 5,i 6,i 7
,i 8及び電圧v 1,v 2,v 3,v 4は、
図2のC,D,P,i 1,i 2,i 3,i 4,
i 5,i6,i 7,i 8,v 1,v 2,v
3,v 4に各々対応している。
【0022】以下、図2の回路の動作について説明する
。
。
【0023】入力端子AとBの電圧が等しいときに、抵
抗r 1,r 2、トランジスタq 1,q 2、トラ
ンジスタq 3,q 4の特性不一致により、i 1が
i 2よりも△iだけ大きいと仮定する。図2の動作電
流i 3,i 4,i 5,i 6,i 7,i 8は
、図3に示すように、変調キャリアCがHighの時に
i7がi 1となり、変調キャリアCがLowの時にi
7がi 2となる。図2において抵抗r 4,r 5
の両端に発生する電圧波形は、比較的小さい電圧波形で
あるため、回路全体の精度を向上させる目的で増幅器A
MP1,AMP2によって増幅されてv 1,v 2と
なり、トランジスタq11,q12のベースに入力され
る。v 1,v 2は再び平衡変調されて抵抗r 9,
r10の両端に出力電圧v 3,v 4が得られる。ト
ランジスタq17はタイミングパルスPがHighの時
だけ電流源として動作し、q18,q19の入力を持つ
比較器6もタイミングパルスPがHighの時だけ動作
する。即ち図3において波形Pに示したように、t 1
,t 3の期間は動作せず、t 2の期間のみ動作する
。従って図2の場合にはv 3>v 4であるため、ト
ランジスタq20,q21はカレントンミラーを構成し
ているので、i11=i12であり、しかもi11>i
13であるから、i11とi13の差電流i14は図示
の通りコンデンサC1に流入する方向に流れる。コンデ
ンサC 1が電流i14によって充電されると、端子電
圧が上昇してi16>i15の関係となる。トランジス
タq 1,q 2のエミッタ電流は、ベース電圧Vnか
らVbe(約0.7V)下がった電圧を各々抵抗r 1
,r 2で割った値になるが、トランジスタq23,q
24のコレクタから各々i15及びi16の電流が流入
するので下記のような関係になる。
抗r 1,r 2、トランジスタq 1,q 2、トラ
ンジスタq 3,q 4の特性不一致により、i 1が
i 2よりも△iだけ大きいと仮定する。図2の動作電
流i 3,i 4,i 5,i 6,i 7,i 8は
、図3に示すように、変調キャリアCがHighの時に
i7がi 1となり、変調キャリアCがLowの時にi
7がi 2となる。図2において抵抗r 4,r 5
の両端に発生する電圧波形は、比較的小さい電圧波形で
あるため、回路全体の精度を向上させる目的で増幅器A
MP1,AMP2によって増幅されてv 1,v 2と
なり、トランジスタq11,q12のベースに入力され
る。v 1,v 2は再び平衡変調されて抵抗r 9,
r10の両端に出力電圧v 3,v 4が得られる。ト
ランジスタq17はタイミングパルスPがHighの時
だけ電流源として動作し、q18,q19の入力を持つ
比較器6もタイミングパルスPがHighの時だけ動作
する。即ち図3において波形Pに示したように、t 1
,t 3の期間は動作せず、t 2の期間のみ動作する
。従って図2の場合にはv 3>v 4であるため、ト
ランジスタq20,q21はカレントンミラーを構成し
ているので、i11=i12であり、しかもi11>i
13であるから、i11とi13の差電流i14は図示
の通りコンデンサC1に流入する方向に流れる。コンデ
ンサC 1が電流i14によって充電されると、端子電
圧が上昇してi16>i15の関係となる。トランジス
タq 1,q 2のエミッタ電流は、ベース電圧Vnか
らVbe(約0.7V)下がった電圧を各々抵抗r 1
,r 2で割った値になるが、トランジスタq23,q
24のコレクタから各々i15及びi16の電流が流入
するので下記のような関係になる。
【0024】
i 1=(Vn−Vbe)/re 1−i16…(4)
i 2=(Vn−Vbe)/re 2−i15…(5)
(4)式、(5)式でre 1,re 2は各々抵抗r
1,r2の抵抗値である。
i 2=(Vn−Vbe)/re 2−i15…(5)
(4)式、(5)式でre 1,re 2は各々抵抗r
1,r2の抵抗値である。
【0025】図2の平衡変調回路においては、最初にi
1>i 2と仮定して動作を説明してきたが、(4)
式,(5)式に示したようにi 1が減少してi 2が
増加することが分かる。逆にi 1<i 2と仮定した
場合、i16<i15となって同様にi 1とi2が等
しくなる方向に制御されることは明白である。
1>i 2と仮定して動作を説明してきたが、(4)
式,(5)式に示したようにi 1が減少してi 2が
増加することが分かる。逆にi 1<i 2と仮定した
場合、i16<i15となって同様にi 1とi2が等
しくなる方向に制御されることは明白である。
【0026】
【発明の効果】以上説明したように、本発明の平衡変調
回路は、変調キャリアによって第1の平衡変調器で発生
したキャリアリークを第2の平衡変調器で同じ変調キャ
リアによって再度検波し、これを直流化して第1の平衡
変調器に負帰還しているので、キャリアリークの発生を
自動的に抑制することができる。
回路は、変調キャリアによって第1の平衡変調器で発生
したキャリアリークを第2の平衡変調器で同じ変調キャ
リアによって再度検波し、これを直流化して第1の平衡
変調器に負帰還しているので、キャリアリークの発生を
自動的に抑制することができる。
【図1】本発明の一実施例に係る平衡変調回路のブロッ
ク図である。
ク図である。
【図2】前記平衡変調回路の回路図である。
【図3】図2に示す平衡変調回路の回路動作を説明する
ための動作波形図である。
ための動作波形図である。
【図4】従来の平衡変調器の回路図である。
【図5】図4に示す平衡変調回路の理想動作を説明する
ための動作波形図である。
ための動作波形図である。
【図6】図4に示す平衡変調回路にキャリアリークが発
生している状態を示す動作波形図である。
生している状態を示す動作波形図である。
1…入力信号
2…変調キャリア
3…第1の平衡変調器
4…増幅器
5…第2の平衡変調器
6…比較器
7…積分器
8…タイミングパルス
Claims (1)
- 【請求項1】 入力信号を変調キャリアで変調する第
1の平衡変調器と、該第1の平衡変調器の出力を増幅す
る増幅器と、該増幅器の出力を前記変調キャリアで変調
する第2の平衡変調器と、タイミングパルスの一定論理
値期間だけ前記第2の平衡変調器の出力を比較する比較
器と、該比較器の出力を積分して出力を前記第1の平衡
変調器に負帰還する積分器とからなることを特徴とする
平衡変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003261A JPH04280108A (ja) | 1991-01-16 | 1991-01-16 | 平衡変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003261A JPH04280108A (ja) | 1991-01-16 | 1991-01-16 | 平衡変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04280108A true JPH04280108A (ja) | 1992-10-06 |
Family
ID=11552530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3003261A Pending JPH04280108A (ja) | 1991-01-16 | 1991-01-16 | 平衡変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04280108A (ja) |
-
1991
- 1991-01-16 JP JP3003261A patent/JPH04280108A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2801389B2 (ja) | 信号処理装置 | |
| US4724405A (en) | Modulator | |
| JPH04280108A (ja) | 平衡変調回路 | |
| EP0483870B1 (en) | Signal processing device | |
| US5206606A (en) | Control circuit for signal level | |
| JP2962877B2 (ja) | 画像信号処理装置 | |
| US4278954A (en) | Suppressed carrier modulator using differential amplifier | |
| JPH0223089B2 (ja) | ||
| JP2557398B2 (ja) | 増幅回路 | |
| JPH023586B2 (ja) | ||
| JPH01106590A (ja) | 自動利得制御回路 | |
| JP2691632B2 (ja) | ゲイン可変型増幅回路 | |
| JP2700961B2 (ja) | 信号波形処理装置 | |
| JPH0429027B2 (ja) | ||
| JPH0419881Y2 (ja) | ||
| JP3439252B2 (ja) | 記録ドライブ回路及び磁気記録装置 | |
| EP0700200A2 (en) | Video sync tip clamp circuit | |
| JPH03181067A (ja) | 波形整形回路 | |
| JPS61184077A (ja) | クランプ付き平衡変調回路 | |
| JPS648954B2 (ja) | ||
| JPH0253962B2 (ja) | ||
| JPS58161424A (ja) | スイツチング回路 | |
| JPS60158710A (ja) | リミッター回路 | |
| JPS59131284A (ja) | 画像記録再生装置 | |
| JPH0453442B2 (ja) |