JPH04283961A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04283961A JPH04283961A JP3072365A JP7236591A JPH04283961A JP H04283961 A JPH04283961 A JP H04283961A JP 3072365 A JP3072365 A JP 3072365A JP 7236591 A JP7236591 A JP 7236591A JP H04283961 A JPH04283961 A JP H04283961A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- ice
- circuit
- output
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、中央演算処理装置（
以下、ＣＰＵと略記する。）及びその周辺回路等の内部
回路を１チップに収納した半導体装置に係り、特に、通
常動作モードとエミュレーションを行なうエミュレータ
動作モード（ｉｎＣｉｒｕｉｔ Ｅｍｕｌａｔｏｒ：
以下、ＩＣＥと略記する。）を有する半導体装置に関す
る。
以下、ＣＰＵと略記する。）及びその周辺回路等の内部
回路を１チップに収納した半導体装置に係り、特に、通
常動作モードとエミュレーションを行なうエミュレータ
動作モード（ｉｎＣｉｒｕｉｔ Ｅｍｕｌａｔｏｒ：
以下、ＩＣＥと略記する。）を有する半導体装置に関す
る。
【０００２】
【従来の技術】従来、１チップマイコンなどのようにＣ
ＰＵを内蔵した半導体装置において、通常の動作モード
とＩＣＥモードを選択可能に構成したものがあった。こ
のような半導体装置はモード切換え用端子を備え、この
端子への入力を切換えることによって、通常動作モード
とＩＣＥモードとを切換えていた。
ＰＵを内蔵した半導体装置において、通常の動作モード
とＩＣＥモードを選択可能に構成したものがあった。こ
のような半導体装置はモード切換え用端子を備え、この
端子への入力を切換えることによって、通常動作モード
とＩＣＥモードとを切換えていた。
【０００３】そのため、この半導体装置を用いて、シス
テムを構築している場合に、この半導体装置をＩＣＥモ
ードに切替え、このシステムのＩＣＥを製作すると、こ
の半導体装置の内部回路等からの情報が読み出され、シ
ステムの解析が容易に行なわれる。従って、システム自
体の模倣等が容易に行なわれるという問題があった。
テムを構築している場合に、この半導体装置をＩＣＥモ
ードに切替え、このシステムのＩＣＥを製作すると、こ
の半導体装置の内部回路等からの情報が読み出され、シ
ステムの解析が容易に行なわれる。従って、システム自
体の模倣等が容易に行なわれるという問題があった。
【０００４】一方、通常動作モードとＩＣＥモードとの
モード切替を持たない半導体集積回路では、ＩＣＥ製作
用のチップを再設計する必要があるため、開発時間が長
くなるという問題があった。
モード切替を持たない半導体集積回路では、ＩＣＥ製作
用のチップを再設計する必要があるため、開発時間が長
くなるという問題があった。
【０００５】
【発明が解決しようとする課題】この発明は、上述した
従来の問題点を解決するためになされたもので、通常動
作モードとＩＣＥモードの切替えが可能な半導体装置に
おいて、ＩＣＥの製作を容易にできなくし、システムの
模倣の防止を可能にすることをその課題とする。
従来の問題点を解決するためになされたもので、通常動
作モードとＩＣＥモードの切替えが可能な半導体装置に
おいて、ＩＣＥの製作を容易にできなくし、システムの
模倣の防止を可能にすることをその課題とする。
【０００６】
【課題を解決するための手段】この発明は、中央演算処
理装置及びその周辺回路などの内部回路を備えた半導体
装置であって、エミュレータモードセレクト信号をアン
ド回路の一方の入力とし、このアンド回路の他方の入力
を電源電圧でプルアップされた入出力パッドからの出力
とし、前記パッドと出力ピンとのボンディングの有無に
より、エミュレータモードと通常動作モードの切替が行
なわれることを特徴とする。
理装置及びその周辺回路などの内部回路を備えた半導体
装置であって、エミュレータモードセレクト信号をアン
ド回路の一方の入力とし、このアンド回路の他方の入力
を電源電圧でプルアップされた入出力パッドからの出力
とし、前記パッドと出力ピンとのボンディングの有無に
より、エミュレータモードと通常動作モードの切替が行
なわれることを特徴とする。
【０００７】
【作用】この発明によれば、所定のパッドと出力ピンと
のボンディングの能様により、ＩＣＥモードと通常モー
ドとの切替が行なわれる。工場出荷後は、通常モードに
設定された装置においては、ＩＣＥモードの選択がその
ままでは行なわれず、この半導体を用いたシステムのＩ
ＣＥを容易に製作できず、システムの解析が困難になる
。また、ＩＣＥモードに設定された装置においては、容
易にＩＣＥの製作ができる。
のボンディングの能様により、ＩＣＥモードと通常モー
ドとの切替が行なわれる。工場出荷後は、通常モードに
設定された装置においては、ＩＣＥモードの選択がその
ままでは行なわれず、この半導体を用いたシステムのＩ
ＣＥを容易に製作できず、システムの解析が困難になる
。また、ＩＣＥモードに設定された装置においては、容
易にＩＣＥの製作ができる。
【０００８】
【実施例】以下、この発明の実施例を図１及び図２を参
照して説明する。図１は、通常動作モードで使用する場
合を示す模式図、図２はＩＣＥモードで使用する場合を
示す模式図である。
照して説明する。図１は、通常動作モードで使用する場
合を示す模式図、図２はＩＣＥモードで使用する場合を
示す模式図である。
【０００９】図１、図２において、１０は半導体チップ
であり、このチップ１０内にＣＰＵ１８、レジスタ、リ
ードオンメモリ、ランダム・アクセスメモリなどの周辺
回路からなる内部回路１７が配置されている。
であり、このチップ１０内にＣＰＵ１８、レジスタ、リ
ードオンメモリ、ランダム・アクセスメモリなどの周辺
回路からなる内部回路１７が配置されている。
【００１０】１１−１、１１−２……１１−Ｄ、１１−
Ｅ，１１−ＦはパッドでありＩＣパッケージ２０の所定
の端子ピン２１、２２、２３とワイヤボンディングされ
る。そして、チップ内部の各半導体集積回路への入力ま
たは半導体集積回路からの出力が、これらのパッドから
端子ピン２１、２２、２３を介して行なわれる。
Ｅ，１１−ＦはパッドでありＩＣパッケージ２０の所定
の端子ピン２１、２２、２３とワイヤボンディングされ
る。そして、チップ内部の各半導体集積回路への入力ま
たは半導体集積回路からの出力が、これらのパッドから
端子ピン２１、２２、２３を介して行なわれる。
【００１１】１３はチップ１０内部に設けられたアンド
回路であり、このアンド回路１３の一方の入力には、Ｉ
ＣＥモードセレクト信号が与えられ、他方の入力には、
電源電圧（ＶＣＣ）でプルアップされたパッド１１−Ｄ
からの入力が与えられる。
回路であり、このアンド回路１３の一方の入力には、Ｉ
ＣＥモードセレクト信号が与えられ、他方の入力には、
電源電圧（ＶＣＣ）でプルアップされたパッド１１−Ｄ
からの入力が与えられる。
【００１２】このアンド回路１３の出力は、内部回路１
７からの出力が与えられる。オア回路１６に与えられる
と共に、同じく内部回路１７からの出力が与えられるア
ンド回路１４にインバータ１５を介して与えられる。
７からの出力が与えられる。オア回路１６に与えられる
と共に、同じく内部回路１７からの出力が与えられるア
ンド回路１４にインバータ１５を介して与えられる。
【００１３】このオア回路１６からの出力はパッド１１
−Ｆを介してワイヤボンディングされた端子ピン２２−
Ｎに、アンド回路１４からの出力はパッド１１−Ｅを介
してワイヤボンディングされた端子ピン２５−Ｎに夫々
出力される。
−Ｆを介してワイヤボンディングされた端子ピン２２−
Ｎに、アンド回路１４からの出力はパッド１１−Ｅを介
してワイヤボンディングされた端子ピン２５−Ｎに夫々
出力される。
【００１４】次に、この発明におけるモード切替につい
て説明する。
て説明する。
【００１５】通常動作モードの場合は、図１に示すよう
に、端子ピン２１−４をチップ１０内のパッド１１−Ｄ
とボンディングしない。その為、パッド１１−Ｄに接続
された回路は、外部から制御できない。パッド１１−Ｄ
はチップ１０内で電源電圧（ＶＣＣ）にプルアップされ
ている為、もし、ＩＣＥモードが選択され、図中、ＩＣ
Ｅモードセレクト信号１２が”Ｈ”になると、端子ピン
２３−Ｎ，２２−Ｎはそれぞれ”Ｌ”固定、”Ｈ”固定
となる。この端子ピン２３−Ｎ，２２−ＮをＩＣＥを製
作する上で必要な出力信号に割り当てる事により、ＩＣ
Ｅは製作できなくなる。又、入力信号でも同様の手法を
用いる事ができる。
に、端子ピン２１−４をチップ１０内のパッド１１−Ｄ
とボンディングしない。その為、パッド１１−Ｄに接続
された回路は、外部から制御できない。パッド１１−Ｄ
はチップ１０内で電源電圧（ＶＣＣ）にプルアップされ
ている為、もし、ＩＣＥモードが選択され、図中、ＩＣ
Ｅモードセレクト信号１２が”Ｈ”になると、端子ピン
２３−Ｎ，２２−Ｎはそれぞれ”Ｌ”固定、”Ｈ”固定
となる。この端子ピン２３−Ｎ，２２−ＮをＩＣＥを製
作する上で必要な出力信号に割り当てる事により、ＩＣ
Ｅは製作できなくなる。又、入力信号でも同様の手法を
用いる事ができる。
【００１６】次に、ＩＣＥモードの場合は図２に示すよ
うに、端子ピン２１−４をチップ１０内のパッド１１−
Ｄとボンディングする。そして、端子２１−４に”Ｌ”
を入力すれば、ＩＣＥモードセレクト信号１２が”Ｈ”
になって、ＩＣＥモードになると、端子ピン２３−Ｎ，
２２−Ｎからは、内部回路１７の信号が出力される。
うに、端子ピン２１−４をチップ１０内のパッド１１−
Ｄとボンディングする。そして、端子２１−４に”Ｌ”
を入力すれば、ＩＣＥモードセレクト信号１２が”Ｈ”
になって、ＩＣＥモードになると、端子ピン２３−Ｎ，
２２−Ｎからは、内部回路１７の信号が出力される。
【００１７】以上説明したように、ＩＣＥを容易に製作
されたくないシステムには、図１のＩＣを用いＩＣＥ製
作をプロテクトする。又、ＩＣＥを製作したい時は、図
２のＩＣを用い製作する。
されたくないシステムには、図１のＩＣを用いＩＣＥ製
作をプロテクトする。又、ＩＣＥを製作したい時は、図
２のＩＣを用い製作する。
【００１８】尚、上述した実施例においては、内部回路
１７からの出力は、オア回路１６、及びアンド回路１４
に出力するように構成しているが、上述の図１の構成の
場合において、システム上”Ｌ”固定を行なう場合には
、アンド回路１４を用いて、”Ｈ”固定を行なう場合に
は、オア回路１６を用いればよく、必要に応じて選択す
れば良い。
１７からの出力は、オア回路１６、及びアンド回路１４
に出力するように構成しているが、上述の図１の構成の
場合において、システム上”Ｌ”固定を行なう場合には
、アンド回路１４を用いて、”Ｈ”固定を行なう場合に
は、オア回路１６を用いればよく、必要に応じて選択す
れば良い。
【００１９】
【発明の効果】以下説明したように、この発明によれば
、所定のパッドと出力ピンとのボンディングの能様によ
り、ＩＣＥモードと通常動作モードが選択されるので、
ＩＣＥの製作を防止するためには、通常動作モードに設
定しておけば、ＩＣＥモードの選択が外部からは行なえ
ず、この半導体装置を用いたシステムの解析が困難にな
る。また、ＩＣＥの製作を希望する場合には、ＩＣＥモ
ードに設定しておけば、容易にＩＣＥの製作が行なえる
。
、所定のパッドと出力ピンとのボンディングの能様によ
り、ＩＣＥモードと通常動作モードが選択されるので、
ＩＣＥの製作を防止するためには、通常動作モードに設
定しておけば、ＩＣＥモードの選択が外部からは行なえ
ず、この半導体装置を用いたシステムの解析が困難にな
る。また、ＩＣＥの製作を希望する場合には、ＩＣＥモ
ードに設定しておけば、容易にＩＣＥの製作が行なえる
。
【図１】 この発明における半導体装置を通常動作モ
ード設定した状態を示す模式図である。
ード設定した状態を示す模式図である。
【図２】 この発明における半導体装置をＩＣＥに設
定した状態を示す模式図である。
定した状態を示す模式図である。
【１０】チップ
【１１−Ｄ】パッド
【１３】アンド回路
【１７】内部回路
【１８】ＣＰＵ
【２０】ＩＣパッケージ
【２１−４】端子ピン
【２２−Ｎ】端子ピン
【２３−Ｎ】端子ピン
Claims (1)
- 【請求項１】 中央演算処理装置及びその周辺回路な
どの内部回路を備えた半導体装置であって、エミュレー
タモードセレクト信号をアンド回路の一方の入力とし、
このアンド回路の他方の入力を電源電圧でプルアップさ
れた入出力パッドからの出力とし、前記パッドと出力ピ
ンとのボンディングの有無により、エミュレータモード
と通常動作モードの切替が行なわれることを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3072365A JP2977138B2 (ja) | 1991-03-12 | 1991-03-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3072365A JP2977138B2 (ja) | 1991-03-12 | 1991-03-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04283961A true JPH04283961A (ja) | 1992-10-08 |
| JP2977138B2 JP2977138B2 (ja) | 1999-11-10 |
Family
ID=13487215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3072365A Expired - Fee Related JP2977138B2 (ja) | 1991-03-12 | 1991-03-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2977138B2 (ja) |
-
1991
- 1991-03-12 JP JP3072365A patent/JP2977138B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2977138B2 (ja) | 1999-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0855643A4 (en) | TERMINAL | |
| JPH0650761B2 (ja) | 半導体装置 | |
| US6121785A (en) | Circuit and a method for configuring pad connections in an integrated device | |
| US6845496B2 (en) | Semiconductor integrated circuit device using programmable peripheral control | |
| JPH02190783A (ja) | 複数テストモード選択回路 | |
| JPH04283961A (ja) | 半導体装置 | |
| EP0633529B1 (en) | Emulation system for microcomputer | |
| US20040190328A1 (en) | Semiconductor memory integrated circuit | |
| US6097218A (en) | Method and device for isolating noise sensitive circuitry from switching current noise on semiconductor substrate | |
| TW374176B (en) | Input/output circuit of high-speed semiconductor memory device requiring less time for testing | |
| JPH0430396A (ja) | 半導体記憶装置 | |
| JPS61235953A (ja) | １チツプマイクロコンピユ−タ | |
| JPH01293647A (ja) | 半導体装置 | |
| KR100532391B1 (ko) | 패드수를 최소화하는 테스트 모드선택회로 | |
| JPH02306650A (ja) | 半導体装置 | |
| JPH0432089A (ja) | 半導体メモリ装置 | |
| JPH02141813A (ja) | 半導体装置 | |
| JP3278594B2 (ja) | 半導体集積回路のテスト方法 | |
| JPH01200455A (ja) | パリティ機能を有する半導体記憶装置に於けるパリティ機能テスト方法 | |
| JPS6182455A (ja) | 半導体集積回路装置 | |
| JPS59160778A (ja) | 試験回路 | |
| JPH0456342A (ja) | 半導体集積回路装置 | |
| JPH03185756A (ja) | 半導体集積回路装置 | |
| JPH0358259A (ja) | 半導体集積回路装置 | |
| JPH033263A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |