JPH04284660A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04284660A JPH04284660A JP4853791A JP4853791A JPH04284660A JP H04284660 A JPH04284660 A JP H04284660A JP 4853791 A JP4853791 A JP 4853791A JP 4853791 A JP4853791 A JP 4853791A JP H04284660 A JPH04284660 A JP H04284660A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- group
- lead
- width
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は，集積回路チップを外部
回路と接続するためのリードを有するパッケージに封入
された半導体装置に係り，とくに，該半導体装置の取扱
時における該リードの変形防止に関する。
回路と接続するためのリードを有するパッケージに封入
された半導体装置に係り，とくに，該半導体装置の取扱
時における該リードの変形防止に関する。
【０００２】
【従来の技術】樹脂モールド型のパッケージあるいは一
部のセラミックパッケージを用いて封止される集積回路
チップは，パッケージに埋め込まれたリードにより外部
接続される。図７は樹脂モールドパッケージの一例を示
し， トランスファモールド法等によって成形された樹
脂層１内部には， 図示しない集積回路チップが封入さ
れており， この集積回路チップに対する外部接続手段
として複数のリード２が設けられている。通常，このよ
うな外部接続用リード２は，樹脂層１の二側面あるいは
四側面の各々に外部に一列に配列される。
部のセラミックパッケージを用いて封止される集積回路
チップは，パッケージに埋め込まれたリードにより外部
接続される。図７は樹脂モールドパッケージの一例を示
し， トランスファモールド法等によって成形された樹
脂層１内部には， 図示しない集積回路チップが封入さ
れており， この集積回路チップに対する外部接続手段
として複数のリード２が設けられている。通常，このよ
うな外部接続用リード２は，樹脂層１の二側面あるいは
四側面の各々に外部に一列に配列される。
【０００３】
【発明が解決しようとする課題】一方，パッケージの小
型化および集積回路の高機能化にともなって，リード２
の幅および配列ピッチを縮小する必要が生じている。そ
の結果， パッケージの試験， 輸送， あるいはプリ
ント配線基板等への搭載時等に， リード２が外力によ
って変形したりあるいは配列ピッチにずれが生じやすく
なる。このような変形や位置ずれにより， プリント配
線パターニンとの半田付けが完全に行われず， 接続不
良が生じることになる。とくに， プリント配線基板へ
の搭載および半田付けを行う実装工程が自動化にともな
って， 上記外部接続用リードの僅かな変形等による影
響を受けやすくなっている。
型化および集積回路の高機能化にともなって，リード２
の幅および配列ピッチを縮小する必要が生じている。そ
の結果， パッケージの試験， 輸送， あるいはプリ
ント配線基板等への搭載時等に， リード２が外力によ
って変形したりあるいは配列ピッチにずれが生じやすく
なる。このような変形や位置ずれにより， プリント配
線パターニンとの半田付けが完全に行われず， 接続不
良が生じることになる。とくに， プリント配線基板へ
の搭載および半田付けを行う実装工程が自動化にともな
って， 上記外部接続用リードの僅かな変形等による影
響を受けやすくなっている。
【０００４】本発明は， 上記のような外力によるリー
ドの変形や変位を防止する方法を提供することを目的と
する。
ドの変形や変位を防止する方法を提供することを目的と
する。
【０００５】
【課題を解決するための手段】上記目的は， 集積回路
が形成されたチップを封入する絶縁部材と，該集積回路
に電気的に接続された一端から延在し且つ該絶縁部材を
貫通して互いに平行に配列された外部導出部を有する複
数の導電性のリードとを備え，該リードのうちの少なく
とも両側端部に位置する第１群のリードについては，そ
の内側部に位置する第２群のリードに比べて該外部導出
部が前記延在方向に直角な方向における幅が広く形成さ
れていることを特徴とする本発明に係る半導体装置，ま
たは，上記において，前記第１群のリードの前記外部導
出部における先端が前記第２群のリードの先端よりも幅
が狭くされていることを特徴とする本発明に係る半導体
装置，または，上記において，前記第１群のリードにお
ける前記幅が広くされた先端部に前記延在方向に平行な
方向に延在するスリットが設けられていることを特徴と
する本発明に係る半導体装置のいずれかによって達成さ
れる。
が形成されたチップを封入する絶縁部材と，該集積回路
に電気的に接続された一端から延在し且つ該絶縁部材を
貫通して互いに平行に配列された外部導出部を有する複
数の導電性のリードとを備え，該リードのうちの少なく
とも両側端部に位置する第１群のリードについては，そ
の内側部に位置する第２群のリードに比べて該外部導出
部が前記延在方向に直角な方向における幅が広く形成さ
れていることを特徴とする本発明に係る半導体装置，ま
たは，上記において，前記第１群のリードの前記外部導
出部における先端が前記第２群のリードの先端よりも幅
が狭くされていることを特徴とする本発明に係る半導体
装置，または，上記において，前記第１群のリードにお
ける前記幅が広くされた先端部に前記延在方向に平行な
方向に延在するスリットが設けられていることを特徴と
する本発明に係る半導体装置のいずれかによって達成さ
れる。
【０００６】
【作用】本発明らの調査によれば， パッケージの各側
面に配列された外部接続用リード２のうち， 外側端に
近いリードほど前記変形等を受けやすく， 図８に示す
ように， 両側端部のリード２１が極端に変形しやすく
， 一方， 内側部に位置するリード２２の変形等はま
れであることが分かった。
面に配列された外部接続用リード２のうち， 外側端に
近いリードほど前記変形等を受けやすく， 図８に示す
ように， 両側端部のリード２１が極端に変形しやすく
， 一方， 内側部に位置するリード２２の変形等はま
れであることが分かった。
【０００７】この結果にもとづき， 図１の構造原理図
に示すように， 両側端部のリード２１については，
リード２の配列方向における幅を拡張することを試みた
ところ， リード２全体の接続不良が低減可能となった
。両側端部のリード２１のみを主として拡幅するのであ
るから， リード２の配列ピッチを変更する必要はなく
， 各側面におけるリード２全体の配列幅もほとんど増
加しない。
に示すように， 両側端部のリード２１については，
リード２の配列方向における幅を拡張することを試みた
ところ， リード２全体の接続不良が低減可能となった
。両側端部のリード２１のみを主として拡幅するのであ
るから， リード２の配列ピッチを変更する必要はなく
， 各側面におけるリード２全体の配列幅もほとんど増
加しない。
【０００８】
【実施例】第１の実施例として， 図１における両側端
部のリード２１の幅を， 内側部に位置するリード２２
の幅に対して， 例えば１．５ 〜２倍にする。これに
より前記変形等の防止に対して効果が得られた。ちなみ
に， リード２２の幅は従来と同一で４５０ μｍであ
り， これに対して， リード２１の幅は ６００〜９
００ μｍ である。リード２１およびリード２２の長
さは共に１３００μｍ 程度であり， 厚さは共に１５
０ μｍ である。
部のリード２１の幅を， 内側部に位置するリード２２
の幅に対して， 例えば１．５ 〜２倍にする。これに
より前記変形等の防止に対して効果が得られた。ちなみ
に， リード２２の幅は従来と同一で４５０ μｍであ
り， これに対して， リード２１の幅は ６００〜９
００ μｍ である。リード２１およびリード２２の長
さは共に１３００μｍ 程度であり， 厚さは共に１５
０ μｍ である。
【０００９】図２は本発明をセラミックパッケージに適
用した第２の実施例説明図であって，低融点ガラス層３
によって接着された二枚のセラミック板４の間には，図
示しない集積回路チップが封入されている。低融点ガラ
ス層３を貫通するようにして配列された外部接続用リー
ド５のうち，両側端部のリード５１の幅が，内側部に位
置するリード５２のそれよりも拡張されている。低融点
ガラス層３とセラミック板４とから成る図示のセラミッ
クパッケージにおけるリード５は，図１におけるリード
２とは異なって折り曲げられていないが， その変形等
の防止に対する効果は， 図１と同じである。
用した第２の実施例説明図であって，低融点ガラス層３
によって接着された二枚のセラミック板４の間には，図
示しない集積回路チップが封入されている。低融点ガラ
ス層３を貫通するようにして配列された外部接続用リー
ド５のうち，両側端部のリード５１の幅が，内側部に位
置するリード５２のそれよりも拡張されている。低融点
ガラス層３とセラミック板４とから成る図示のセラミッ
クパッケージにおけるリード５は，図１におけるリード
２とは異なって折り曲げられていないが， その変形等
の防止に対する効果は， 図１と同じである。
【００１０】図３は本発明の第３の実施例説明図であっ
て， 図１と同様のパッケージにおける拡幅された両側
端部のリード２１の先端部が， 内側部に位置するリー
ド２２の幅とほぼ等しくなるように， 選択的に狭小に
されている。換言すれば， リード２１の先端部を除い
た部分の幅を拡張するのである。拡幅部分および狭小部
分のそれぞれの幅は前記実施例と同様である。とくに，
前記狭小化のための切り欠きを，両リード２１の外側
に設けることが望ましい。これにより， リード２１お
よびリード２２全体の配列ピッチが均等になり，プリン
ト配線パターニンに変更を加える必要がない。すなわち
，本発明の半導体装置に， 従来の半導体装置と互換性
を持たせることができる。この利点は， 図２に示すよ
うなセラミックパッケージにおける両側端部のリード５
１に対しても有効である。
て， 図１と同様のパッケージにおける拡幅された両側
端部のリード２１の先端部が， 内側部に位置するリー
ド２２の幅とほぼ等しくなるように， 選択的に狭小に
されている。換言すれば， リード２１の先端部を除い
た部分の幅を拡張するのである。拡幅部分および狭小部
分のそれぞれの幅は前記実施例と同様である。とくに，
前記狭小化のための切り欠きを，両リード２１の外側
に設けることが望ましい。これにより， リード２１お
よびリード２２全体の配列ピッチが均等になり，プリン
ト配線パターニンに変更を加える必要がない。すなわち
，本発明の半導体装置に， 従来の半導体装置と互換性
を持たせることができる。この利点は， 図２に示すよ
うなセラミックパッケージにおける両側端部のリード５
１に対しても有効である。
【００１１】図４は本発明の第４の実施例説明図であっ
て， パッケージの四つの側面に図１と同様の外部接続
用リード２が設けられている構造を示す。このようなパ
ッケージに対しても， 両側端部のリード２１の幅を拡
張しておくことにより， 変形等の防止に対して有効が
あり， また， その先端を， 図３に示した実施例と
同様に， 内側部に位置するリード２２の幅と等しくな
るように狭小にしておくことにより， 従来の半導体装
置と互換性を持たせることができる。
て， パッケージの四つの側面に図１と同様の外部接続
用リード２が設けられている構造を示す。このようなパ
ッケージに対しても， 両側端部のリード２１の幅を拡
張しておくことにより， 変形等の防止に対して有効が
あり， また， その先端を， 図３に示した実施例と
同様に， 内側部に位置するリード２２の幅と等しくな
るように狭小にしておくことにより， 従来の半導体装
置と互換性を持たせることができる。
【００１２】図５は本発明の第５の実施例説明図であっ
て， いわゆるＺＩＰ 型のパッケージに本発明を適用
した場合を示す。すなわち，ＺＩＰ型パッケージにおい
ては， 例えば樹脂層１の一側面に配列された複数の外
部接続用リード６が， 交互に上下反対に折り曲げられ
ている。このようなリード６のうち， 両側端部のリー
ド６１の幅を拡張することにより， 変形が防止される
。また， リード６１の先端を， 内側部に位置するリ
ード６２のそれと等しくしておくことにより，従来のＺ
ＩＰ 型パッケージのリードと同様に， プリント配線
基板のスルーホールに嵌挿することができる。
て， いわゆるＺＩＰ 型のパッケージに本発明を適用
した場合を示す。すなわち，ＺＩＰ型パッケージにおい
ては， 例えば樹脂層１の一側面に配列された複数の外
部接続用リード６が， 交互に上下反対に折り曲げられ
ている。このようなリード６のうち， 両側端部のリー
ド６１の幅を拡張することにより， 変形が防止される
。また， リード６１の先端を， 内側部に位置するリ
ード６２のそれと等しくしておくことにより，従来のＺ
ＩＰ 型パッケージのリードと同様に， プリント配線
基板のスルーホールに嵌挿することができる。
【００１３】図６は本発明の第６の実施例説明図であっ
て， 拡幅された両側端部のリードにスリットを設けた
構造を示す。同図（ａ） は， パッケージの一側面に
一直線上に配列された複数のリード２のうち， 拡幅さ
れた両側端部のリード２１に， リード２の配列方向に
交差する方向に延在するスリット７が設けられている。 同図（ｂ） は，上記スリット７が， その延在方向に
沿って二分割された場合である。同図（ｃ）は，
図３に示した実施例における， 先端部が狭小にされた
リード２１の拡幅部分にスリット７を設けた場合である
。
て， 拡幅された両側端部のリードにスリットを設けた
構造を示す。同図（ａ） は， パッケージの一側面に
一直線上に配列された複数のリード２のうち， 拡幅さ
れた両側端部のリード２１に， リード２の配列方向に
交差する方向に延在するスリット７が設けられている。 同図（ｂ） は，上記スリット７が， その延在方向に
沿って二分割された場合である。同図（ｃ）は，
図３に示した実施例における， 先端部が狭小にされた
リード２１の拡幅部分にスリット７を設けた場合である
。
【００１４】一般に， 図１等に示すような湾曲した形
状にするために， 外部接続用リード２をプレス加工に
よって成形する。拡幅された両側端部のリード２１は，
内側部に位置するリード２２よりも降服応力が大きい
。したがって， 湾曲成形後に， これらのリード２１
および２２が一直線上に配列するように成形するために
は， リード２１をより大きな角度だけ折り曲げる必要
があるが， このような加工方法は実際上困難である。 上記実施例のように， 拡幅されたリード２１にスリッ
ト７を設けることにより， 内側部に位置するリード２
２とほぼ同じ降服応力を有するようになり， これらリ
ード２１および２２を一直線上に配列させることが容易
になる。すなわち，拡幅された両側端部のリードを含む
複数のリードを， 従来のプレス工程に変更を加えるこ
となしに湾曲成形可能となる。なお， 上記スリット７
の幅は，厚さ１５０ μｍ のリード２１を， リード
２２の２倍に拡幅するとして，例えば約 １５０μｍ
程度である。
状にするために， 外部接続用リード２をプレス加工に
よって成形する。拡幅された両側端部のリード２１は，
内側部に位置するリード２２よりも降服応力が大きい
。したがって， 湾曲成形後に， これらのリード２１
および２２が一直線上に配列するように成形するために
は， リード２１をより大きな角度だけ折り曲げる必要
があるが， このような加工方法は実際上困難である。 上記実施例のように， 拡幅されたリード２１にスリッ
ト７を設けることにより， 内側部に位置するリード２
２とほぼ同じ降服応力を有するようになり， これらリ
ード２１および２２を一直線上に配列させることが容易
になる。すなわち，拡幅された両側端部のリードを含む
複数のリードを， 従来のプレス工程に変更を加えるこ
となしに湾曲成形可能となる。なお， 上記スリット７
の幅は，厚さ１５０ μｍ のリード２１を， リード
２２の２倍に拡幅するとして，例えば約 １５０μｍ
程度である。
【００１５】
【発明の効果】本発明によれば，半導体集積回路を封入
する小型のパッケージまたは高密度集積回路を封入する
パッケージにおける外部接続用のリードが外力によって
変形し， プリント配線との位置ずれを生じることに起
因する接続不良を低減可能とする効果がある。
する小型のパッケージまたは高密度集積回路を封入する
パッケージにおける外部接続用のリードが外力によって
変形し， プリント配線との位置ずれを生じることに起
因する接続不良を低減可能とする効果がある。
【図１】 本発明の構造原理図
【図２】 本発明の第２実施例説明図
【図３】 本
発明の第３実施例説明図
発明の第３実施例説明図
【図４】 本発明の第４実施
例説明図
例説明図
【図５】 本発明の第５実施例説明図
【図６
】 本発明の第６実施例説明図
】 本発明の第６実施例説明図
【図７】 樹脂モー
ルド型パッケージの一例を示す斜視図
ルド型パッケージの一例を示す斜視図
【図８】 従来の問題点調査結果説明図
１ 樹脂層
２， ５ 外部接続用リード
２１， ５１， ６１ 両側端部のリード２２， ５
２， ６２， 内側部に位置するリード３ 低融点ガ
ラス層 ４ セラミック板 ７ スリット
２， ６２， 内側部に位置するリード３ 低融点ガ
ラス層 ４ セラミック板 ７ スリット
Claims (3)
- 【請求項１】 集積回路が形成されたチップを封入す
る絶縁部材と，該集積回路に電気的に接続された一端か
ら延在し且つ該絶縁部材を貫通して互いに平行に配列さ
れた外部導出部を有する複数の導電性のリードとを備え
，該リードのうちの少なくとも両側端部に位置する第１
群のリードについては，その内側部に位置する第２群の
リードに比べて該外部導出部が前記延在方向に直角な方
向における幅が広く形成されていることを特徴とする半
導体装置。 - 【請求項２】 前記第１群のリードの前記外部導出部
における先端が前記第２群のリードの先端よりも幅が狭
くされていることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 前記第１群のリードにおける前記幅が
広くされた先端部に前記延在方向に平行な方向に延在す
るスリットが設けられていることを特徴とする請求項１
または２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4853791A JPH04284660A (ja) | 1991-03-14 | 1991-03-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4853791A JPH04284660A (ja) | 1991-03-14 | 1991-03-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04284660A true JPH04284660A (ja) | 1992-10-09 |
Family
ID=12806116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4853791A Withdrawn JPH04284660A (ja) | 1991-03-14 | 1991-03-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04284660A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06260582A (ja) * | 1993-03-09 | 1994-09-16 | Hitachi Ltd | 半導体装置 |
-
1991
- 1991-03-14 JP JP4853791A patent/JPH04284660A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06260582A (ja) * | 1993-03-09 | 1994-09-16 | Hitachi Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4987475A (en) | Alignment of leads for ceramic integrated circuit packages | |
| US4581680A (en) | Chip carrier mounting arrangement | |
| US5075760A (en) | Semiconductor device package assembly employing flexible tape | |
| EP0661743A2 (en) | Film carrier tape for use in tape automated bonding | |
| EP0452903A2 (en) | Lead frame for semiconductor device | |
| JPH10242374A (ja) | 半導体装置 | |
| JPH02260450A (ja) | 半導体装置およびその実装方法 | |
| JPH04299851A (ja) | 半導体装置用リードフレーム | |
| JPH07230837A (ja) | 混成集積回路基板用端子 | |
| JPH04284660A (ja) | 半導体装置 | |
| JPS63296252A (ja) | 樹脂封止型半導体装置 | |
| JPS63187657A (ja) | 半導体装置の製造方法 | |
| US5475569A (en) | Method of testing fine pitch surface mount IC packages | |
| JPH04255260A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JP2671900B2 (ja) | 半導体装置用リードフレーム | |
| JP2700253B2 (ja) | 電子部品装置 | |
| JP2731584B2 (ja) | リードフレーム及びこれを用いた電子部品パッケージの製造方法 | |
| JPS6366959A (ja) | 多重リ−ドフレ−ム | |
| JPH01120856A (ja) | リードフレーム | |
| JP2536568B2 (ja) | リ―ドフレ―ム | |
| JPH01258436A (ja) | Ｔａｂ ｉｃのリードフレーム | |
| JPH0442934Y2 (ja) | ||
| JPH04170057A (ja) | Ｉｃパッケージ | |
| JPH087644Y2 (ja) | 半導体装置 | |
| JPH0472658A (ja) | リードフレーム及び集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |