JPH04287506A - 差動増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は差動増幅回路に関し、特
に、広い周波数帯域を有し集積回路に適した差動増幅回
路に関する。近年、差動増幅回路は、高い周波数信号を
扱う用途が増えている。さらに、このような増幅回路に
対しても小型化および高集積化の要求がある。そこで、
大幅な面積の増大を来すことなく、広い周波数帯域を実
現する差動増幅回路が要望されている。

【０００２】

【従来の技術】近年、差動増幅回路に対して高い周波数
信号を扱う用途が増えているが、そのため、差動回路を
構成する一対のトランジスタのエミッタ間に容量を接続
して周波数特性を広げることが提案されてる。図６は従
来の差動増幅回路の一例を示す回路図である。同図に示
されるように、従来の差動増幅回路は、一対のＮＰＮ型
バイポーラトランジスタＴｒ１，Ｔｒ２，抵抗器Ｒ１，
Ｒ２，および，　容量Ｃを備えている。

【０００３】トランジスタＴｒ１　のベースは入力端子
ＩＮ１　に接続され、コレクタは抵抗器Ｒ５を介して高
電位電源Ｖｃｃに接続され、そして、エミッタは抵抗器
Ｒ１と電流源Ｉを介して低電位電源ＶＥＥに接続されて
いる。同様に、トランジスタＴｒ２　のベースは入力端
子ＩＮ２　に接続され、コレクタは抵抗器Ｒ６を介して
高電位電源Ｖｃｃに接続され、そして、エミッタは抵抗
器Ｒ２と電流源Ｉを介して低電位電源ＶＥＥに接続され
ている。ここで、トランジスタＴｒ１　のエミッタとト
ランジスタＴｒ２　のエミッタとの間には容量Ｃが設け
られている。また、出力は、トランジスタＴｒ１　のコ
レクタと抵抗器Ｒ５の接続個所（ノードＮ１），および
，　トランジスタＴｒ２　のコレクタと抵抗器Ｒ６の接
続個所（ノードＮ２）　から得られるようになっている
。

【０００４】この図６に示す従来の差動増幅回路は、一
対のトランジスタＴｒ１　およびＴｒ２　のエミッタ間
に設けた容量Ｃと抵抗器Ｒ１，Ｒ２　とで規定される高
周波領域にピーキングを持たせることによって、高い周
波数まで増幅できるようになっている。

【０００５】

【発明が解決しようとする課題】上述したように、図６
に示す従来の差動増幅回路は、一対のトランジスタＴｒ
１　およびＴｒ２　のエミッタ間に容量Ｃを設けること
によって、周波数帯域を増大するようになっている。し
かし、従来の差動増幅回路において、半導体基板上に抵
抗と容量を形成する場合、両者は異なる製造工程により
形成されるため、特性のバラツキが独立して発生する。 すなわち、抵抗の値は、例えば、シリコン基板に対して
注入する不純物の濃度等に依存して規定されるのに対し
て、容量の値は、２枚の電極間の厚みや該両電極に挟ま
れる物質の誘電率等に依存する。そして、これら抵抗お
よび容量の値を規定する要因は、それぞれ独立している
ため、特性のバラツキが独立して発生する。その結果、
差動増幅回路の周波数特性のバラツキが抵抗と容量のそ
れぞれのバラツキを相乗したものとなり、例えば、ピー
キングの効果が過剰になって発振等を起こす原因にもな
っている。

【０００６】さらに、従来の差動増幅回路において、半
導体基板上に容量を形成する場合、該容量を形成するた
めに大きな面積を必要とし、コストアップに繋がってい
る。さらに、容量の占める面積が大きいことは、近年の
小型化および高集積化の要求を損ねることにもなってい
る。本発明は、上述した従来の差動増幅回路が有する課
題に鑑み、周波数特性のバラツキが小さく、小型で低コ
ストの差動増幅回路の提供を目的とする。

【０００７】

【課題を解決するための手段】本発明によれば、ベース
が入力端子ＩＮ１，ＩＮ２　に接続された第１および第
２のトランジスタＴｒ１，Ｔｒ２　と、該各トランジス
タＴｒ１，Ｔｒ２　のエミッタにそれぞれ一端が接続さ
れた第１および第２の抵抗器Ｒ１，Ｒ２　と、該第１お
よび第２の抵抗器Ｒ１，Ｒ２　の他端に共通接続された
電流源Ｉとを有する差動増幅回路であって、前記第１の
トランジスタＴｒ１　のエミッタと前記第２のトランジ
スタＴｒ２　のエミッタとの間にピーキング付加用トラ
ンジスタＴｒ３，Ｔｒ４；Ｔｒ３１，Ｔｒ３２，Ｔｒ４
１，Ｔｒ４２　を設け、該ピーキング付加用トランジス
タＴｒ３，Ｔｒ４；Ｔｒ３１，Ｔｒ３２，Ｔｒ４１，Ｔ
ｒ４２　の接合容量により高周波域にピーキングを設定
して周波数帯域を拡大するようにしたことを特徴とする
差動増幅回路が提供される。

【０００８】

【作用】本発明の差動増幅回路によれば、第１のトラン
ジスタＴｒ１　のエミッタと第２のトランジスタＴｒ２
　のエミッタとの間にピーキング付加用トランジスタＴ
ｒ３，Ｔｒ４；Ｔｒ３１，Ｔｒ３２，Ｔｒ４１，Ｔｒ４
２　が設けられている。そして、このピーキング付加用
トランジスタＴｒ３，Ｔｒ４；Ｔｒ３１，Ｔｒ３２，Ｔ
ｒ４１，Ｔｒ４２　が有する接合容量を利用して高周波
域にピーキングを設定して周波数帯域を拡大するように
なっている。ここで、ピーキング付加用トランジスタＴ
ｒ３，Ｔｒ４；Ｔｒ３１，Ｔｒ３２，Ｔｒ４１，Ｔｒ４
２　が占有する面積は、その接合容量に対応する値を通
常の容量で形成するのに要する面積よりも小さくてよい
ため、差動増幅回路を小型化および高集積化することが
できる。さらに、トランジスタの接合容量のバラツキは
、通常の容量のバラツキよりも遥かに小さく、バラツキ
の要因が抵抗と同一のため、差動増幅回路に所望の周波
数特性を持たせることができるようになる。

【０００９】

【実施例】以下、図面を参照して本発明に係る差動増幅
回路の実施例を説明する。図１は本発明に係る差動増幅
回路の一実施例を示す回路図である。同図に示されるよ
うに、本実施例の差動増幅回路は、一対のＮＰＮ型バイ
ポーラトランジスタＴｒ１，Ｔｒ２，抵抗器Ｒ１，Ｒ２
，Ｒ３，Ｒ４　および，　一対のピーキング付加用トラ
ンジスタ（ＮＰＮ型バイポーラトランジスタ）Ｔｒ３，
Ｔｒ４を備えている。

【００１０】トランジスタＴｒ１　のベースは入力端子
ＩＮ１　に接続され、コレクタは抵抗器Ｒ５を介して高
電位電源Ｖｃｃに接続され、そして、エミッタは抵抗器
Ｒ１と電流源Ｉを介して低電位電源ＶＥＥに接続されて
いる。同様に、トランジスタＴｒ２　のベースは入力端
子ＩＮ２　に接続され、コレクタは抵抗器Ｒ６を介して
高電位電源Ｖｃｃに接続され、そして、エミッタは抵抗
器Ｒ２と電流源Ｉを介して低電位電源ＶＥＥに接続され
ている。以上の構成は、前述した図６の従来の差動増幅
回路と同じである。ここで、本実施例の差動増幅回路で
は、図６の容量Ｃの代わりに、トランジスタＴｒ１　の
エミッタとトランジスタＴｒ２　のエミッタとの間にピ
ーキング付加用トランジスタＴｒ３，Ｔｒ４　を設けた
ものである。

【００１１】すなわち、トランジスタＴｒ１　のエミッ
タには、ピーキング付加用トランジスタＴｒ３　のベー
ス，　ピーキング付加用トランジスタＴｒ４　のエミッ
タ，　および，　抵抗器Ｒ３を介してトランジスタＴｒ
３，Ｔｒ４　のコレクタが共通接続されている。また、
トランジスタＴｒ２　のエミッタには、トランジスタＴ
ｒ４　のベース，　トランジスタＴｒ３　のエミッタ，
　および，　抵抗器Ｒ４を介してトランジスタＴｒ３，
Ｔｒ４　のコレクタが共通接続されている。これにより
、一対のトランジスタＴｒ１　およびＴｒ２　のエミッ
タ間にピーキング付加用トランジスタＴｒ３，Ｔｒ４　
の接合容量が与えられるようになっている。ここで、出
力は、トランジスタＴｒ１　のコレクタと抵抗器Ｒ５の
接続個所（ノードＮ１），および，　トランジスタＴｒ
２　のコレクタと抵抗器Ｒ６の接続個所（ノードＮ２）
から得られるようになっている。

【００１２】図２は図１の差動増幅回路の動作を説明す
るための図であり、同図（ａ）　は低周波域における等
価回路図、また、同図（ｂ）　は高周波域における等価
回路図である。同図（ａ）　に示されるように、低周波
域ではピーキング付加用トランジスタＴｒ３およびＴｒ
４　の接合容量による影響はなく、例えば、トランジス
タＴｒ１　のエミッタは、主に抵抗器Ｒ１と電流源Ｉを
介して低電位電源ＶＥＥに接続されることになる。これ
に対して、同図（ｂ）　に示されるように、高周波域で
はピーキング付加用トランジスタＴｒ３，Ｔｒ４　の接
合容量により、例えば、トランジスタＴｒ１　のエミッ
タは、主に並列接続された抵抗器Ｒ１およびＲ２と電流
源Ｉを介して（低インピーダンスとなって）低電位電源
ＶＥＥに接続される。すなわち、高周波域では、トラン
ジスタＴｒ１　およびＴｒ２　の増幅率が低周波域にお
けるよりも大きくなり、トランジスタの特性等による高
周波域での増幅率の低下を補って周波数帯域を広げるこ
とができるようになっている。

【００１３】図３は図１の回路を適用した全体的な差動
増幅回路の一例を示す回路図である。同図に示す回路は
、図１の回路に対して３段のダイオードＤ１，Ｄ２，Ｄ
３，　ＮＰＮ型バイポーラトランジスタＴｒ５，Ｔｒ６
　のカレントミラーによる能動負荷，　およびＮＰＮ型
バイポーラトランジスタＴｒ７，Ｔｒ８　によるエミッ
タフォロワ回路を設けて構成されている。

【００１４】すなわち、高電位電源Ｖｃｃと低電位電源
ＶＥＥとの間には、３段のダイオードＤ１，Ｄ２，Ｄ３
および電流源が設けられている。また、抵抗器Ｒ５とト
ランジスタＴｒ１　のコレクタとの間および抵抗器Ｒ６
とトランジスタＴｒ２のコレクタとの間には、それぞれ
ベースがダイオードＤ１のアノードに接続されたトラン
ジスタＴｒ５　およびＴｒ６　が設けられ、トランジス
タＴｒ１　およびＴｒ２　に対して同じ大きさの電流を
流すようになっている。さらに、抵抗器Ｒ５とトランジ
スタＴｒ５　のコレクタとの接続個所は、コレクタが高
電位電源Ｖｃｃに接続され，　且つ，　エミッタが出力
端子ＯＵＴ２および電流源を介して低電位電源ＶＥＥに
接続されたトランジスタＴｒ７　のベースに接続されて
いる。また、抵抗器Ｒ６とトランジスタＴｒ６　のコレ
クタとの接続個所は、コレクタが高電位電源Ｖｃｃに接
続され，　且つ，　エミッタが出力端子ＯＵＴ１および
低電位電源ＶＥＥに接続されたトランジスタＴｒ８　の
ベースに接続されている。これらトランジスタＴｒ７　
およびＴｒ８　により、出力端子ＯＵＴ２およびＯＵＴ
１に安定した信号が出力されるようになっている。

【００１５】図４は本発明の差動増幅回路の周波数特性
を従来のものと比較して示す図である。同図における参
照符号Ａで示すように、例えば、ピーキングを付加して
いない従来の差動増幅回路の周波数特性が〜６０ＭＨｚ
　だったものが、同図における参照符号Ｂで示すように
、本発明の差動増幅回路では周波数特性が、例えば、〜
１５０ＭＨｚとなり周波数帯域を拡大することができる
。ここで、周波数特性としては、低周波域から高周波域
に到るフラットなゲイン（利得）に対して該利得が３ｄ
Ｂ低くなったところまでの周波数帯域を示すものとする
。尚、参照符号Ｂで示す本発明の差動増幅回路における
周波数特性は、ピーキング付加用トランジスタ（Ｔｒ３
，Ｔｒ４）　の接合容量の大きさと抵抗器（Ｒ１，Ｒ２
）　等の関係により様々なものとすることができ、必要
に応じてその特性を変化させることができるようになっ
ている。

【００１６】図５は本発明の差動増幅回路の他の実施例
を示す回路図である。同図に示されるように、本実施例
の差動増幅回路は、図１に示す差動増幅回路におけるピ
ーキング付加用トランジスタＴｒ３，Ｔｒ４　として、
それぞれ並列に接続された２つずつのピーキング付加用
トランジスタＴｒ３１，Ｔｒ３２；Ｔｒ４１，Ｔｒ４２
　を設けるようにしたものである。

【００１７】すなわち、トランジスタＴｒ１　のエミッ
タには、ピーキング付加用トランジスタＴｒ３１，Ｔｒ
３２　の各ベース，　ピーキング付加用トランジスタＴ
ｒ４１，Ｔｒ４２　の各エミッタ，　および，　抵抗器
Ｒ３を介してトランジスタＴｒ３１，Ｔｒ３２，Ｔｒ４
１，Ｔｒ４２　の各コレクタが共通接続されている。ま
た、トランジスタＴｒ２　のエミッタには、ピーキング
付加用トランジスタＴｒ４１，Ｔｒ４２　の各ベース，
　ピーキング付加用トランジスタＴｒ３１，Ｔｒ３２　
の各エミッタ，　および，　抵抗器Ｒ４を介してトラン
ジスタＴｒ３１，Ｔｒ３２，Ｔｒ４１，Ｔｒ４２　の各
コレクタが共通接続されている。これにより、一対のト
ランジスタＴｒ１　およびＴｒ２　のエミッタ間にピー
キング付加用トランジスタＴｒ３１，Ｔｒ３２，Ｔｒ４
１，Ｔｒ４２　の接合容量が与えられるようになってい
る。これにより、図１の１個ずつのピーキング付加用ト
ランジスタＴｒ３，Ｔｒ４　よりも大きな接合容量を一
対のトランジスタＴｒ１　およびＴｒ２　のエミッタ間
に与えることができるようになっている。

【００１８】尚、本発明の差動増幅回路におけるピーキ
ング付加用トランジスタは、それぞれ１個または２個ず
つ設けるだけでなく、複数個ずつ（複数対）設けて、一
対のトランジスタＴｒ１　およびＴｒ２　のエミッタ間
に所定の大きさの容量分（接合容量）を与えることがで
きるのはいうまでもない。また、上述した実施例では、
トランジスタを全てＮＰＮ型バイポーラトランジスタに
て構成しているが、これをＰＮＰ型バイポーラトトラン
ジスタにて構成することも可能である。この場合は、上
述の実施例における全てのトランジスタをＰＮＰトラン
ジスタとすると共に、低電位電源手段と高電位電源手段
とを入れ換えることになる。さらに、上述の実施例にお
ける第１および第２の抵抗器を、ダイオード等の非線形
素子で構成することも可能である。

【００１９】

【発明の効果】以上、詳述したように、本発明の差動増
幅回路によれば、該差動増幅回路を構成する一対のトラ
ンジスタのエミッタ間にピーキング付加用トランジスタ
を設け、該ピーキング付加用トランジスタの接合容量に
より高周波域にピーキングを設定して周波数帯域を拡大
することによって、周波数特性のバラツキを小さくする
ことができ、さらに、小型化および低コスト化を実現す
ることができる。

【図面の簡単な説明】

【図１】本発明に係る差動増幅回路の一実施例を示す回
路図である。

【図２】図１の差動増幅回路の動作を説明するための図
である。

【図３】図１の回路を適用した全体的な差動増幅回路の
一例を示す回路図である。

【図４】本発明の差動増幅回路の周波数特性を従来のも
のと比較して示す図である。

【図５】本発明の差動増幅回路の他の実施例を示す回路
図である。

【図６】従来の差動増幅回路の一例を示す回路図である
。

【符号の説明】

Ｄ１〜Ｄ３…ダイオード ＩＮ１，ＩＮ２　…入力端子（入力信号）ＯＵＴ１，Ｏ
ＵＴ２　…出力端子（出力信号）Ｎ１，Ｎ２　…ノード Ｒ１〜Ｒ６…抵抗器 Ｔｒ１，Ｔｒ２；Ｔｒ３１，Ｔｒ３２，Ｔｒ４１，Ｔｒ
４２　…ピーキング付加用トランジスタ（ＮＰＮ型バイ
ポーラトランジスタ）Ｔｒ３　〜Ｔｒ８　…ＮＰＮ型バ
イポーラトランジスタＩ…電流源

Claims (7)

【特許請求の範囲】
1. 【請求項１】　　ベースが入力端子（ＩＮ１，ＩＮ２）
   　に接続された第１および第２のトランジスタ（Ｔｒ１
   ，Ｔｒ２）　と、該各トランジスタのエミッタにそれぞ
   れ一端が接続された第１および第２の抵抗器（Ｒ１，Ｒ
   ２）　と、該第１および第２の抵抗器の他端に共通接続
   された電流源（Ｉ）　とを有する差動増幅回路であって
   、前記第１のトランジスタのエミッタと前記第２のトラ
   ンジスタのエミッタとの間にピーキング付加用トランジ
   スタ（Ｔｒ３，Ｔｒ４；Ｔｒ３１，Ｔｒ３２，Ｔｒ４１
   ，Ｔｒ４２）　を設け、該ピーキング付加用トランジス
   タの接合容量により高周波域にピーキングを設定して周
   波数帯域を拡大するようにしたことを特徴とする差動増
   幅回路。
2. 【請求項２】　　前記ピーキング付加用トランジスタは
   、対になった第３および第４のトランジスタ（Ｔｒ３，
   Ｔｒ４）　で構成され、前記第１のトランジスタ（Ｔｒ
   １）　のエミッタに対して該第３のトランジスタのベー
   ス，　該第４のトランジスタのエミッタ，　および，　
   第３の抵抗器（Ｒ３）の一端が共通に接続され、且つ、
   前記第２のトランジスタ（Ｔｒ２）　のエミッタに対し
   て該第４のトランジスタのベース，　該第３のトランジ
   スタのエミッタ，　および，　第４の抵抗器（Ｒ４）の
   一端が共通接続され，　該第３および第４のトランジス
   タのコレクタと該第３および第４の抵抗器の他端を共通
   接続するようにしたことを特徴とする請求項１の差動増
   幅回路。
3. 【請求項３】　　前記第３および第４のトランジスタを
   、並列的に接続した複数対のトランジスタ（Ｔｒ３１，
   Ｔｒ４１；Ｔｒ３２，Ｔｒ４２）　で構成したことを特
   徴とする請求項２の差動増幅回路。
4. 【請求項４】　　前記第１のトランジスタのコレクタに
   は第５の抵抗器（Ｒ５）を設け、且つ、前記第２のトラ
   ンジスタのコレクタには第６の抵抗器（Ｒ６）を設けた
   ことを特徴とする請求項１の差動増幅回路。
5. 【請求項５】　　前記第１および第２の抵抗器を、非線
   形素子で構成したことを特徴とする請求項１の差動増幅
   回路。
6. 【請求項６】　　前記第１〜第４のトランジスタを、Ｎ
   ＰＮ型バイポーラトランジスタで構成すると共に、前記
   第１および第２のトランジスタのコレクタには高電位電
   源手段（Ｖｃｃ）　より電源が供給され、前記電流源（
   Ｉ）　には低電位電源手段（ＶＥＥ）　より電源が供給
   されることを特徴とする請求項１ないし５の差動増幅回
   路。
7. 【請求項７】　　前記第１〜第４のトランジスタを、Ｐ
   ＮＰ型バイポーラトランジスタで構成すると共に、前記
   第１および第２のトランジスタのコレクタには低電位電
   源手段（ＶＥＥ）　より電源が供給され、前記電流源（
   Ｉ）には高電位電源手段（Ｖｃｃ）　より電源が供給さ
   れることを特徴とする請求項１ないし５の差動増幅回路
   。