JPH04288714A - 高出力増幅器用バイアス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高出力増幅器用のバイ
アス回路に関する。一般に、無線装置の送信側に設けら
れるマイクロ波帯高出力増幅器を構成する場合、増幅素
子に直流バイアスを印加するためのバイアス回路が必要
になる。

【０００２】

【従来の技術】図８は従来のバランス型高出力増幅器の
回路図であるが、この図８に示すように、従来のバラン
ス型高出力増幅器では、２つのＦＥＴ（高周波増幅器と
しての増幅素子）１，１′の各入力側の高周波信号線２
，２′に直流（ＤＣ）バイアス回路が接続されるととも
に、各出力側の高周波信号線３，３′にＤＣバイアス回
路が接続されている。

【０００３】すなわち、入力側においては、各高周波信
号線２，２′には、１／４波長（λｇ）の線路長をもつ
バイアス線としての高インピーダンス線路４，４′を介
して、オープンスタブ６，６′が接続されており、各オ
ープンスタブ６，６′には、直流バイアス源としての電
源線８，８′が接続されるとともに、出力側においては
、各高周波信号線３，３′には、１／４波長（λｇ）の
線路長をもつバイアス線としての高インピーダンス線路
５，５′を介して、オープンスタブ７，７′が接続され
ており、各オープンスタブ７，７′には、直流バイアス
源としての電源線９，９′が接続されている。

【０００４】なお、各入力側の高周波信号線２，２′は
、ＤＣカットコンデンサ１０，１０′を介して４つのポ
ートをもつ電力分配合成器１２の２つのポートに接続さ
れており、各出力側の高周波信号線３，３′も、ＤＣカ
ットコンデンサ１１，１１′を介して同じく４つのポー
トをもつ電力分配合成器１３の２つのポートに接続され
ている。

【０００５】また、電力分配合成器１２の残りの２つの
ポートの一方には、５０Ω終端器１４が接続されるとと
もに、電力分配合成器１２の残りの２つのポートの他方
から高周波信号が入力されるようになっている。

【０００６】さらに、電力分配合成器１３の残りの２つ
のポートの一方には、５０Ω終端器１５が接続されると
ともに、電力分配合成器１３の残りの２つのポートの他
方から高周波信号が出力されるようになっている。

【０００７】このような構成により、入力された高周波
信号は、電力分配合成器１２で電力分配されて、各ＦＥ
Ｔ１，１′で高周波増幅されたあと、電力分配合成器１
３で電力合成されて出力されるが、このとき、電源線８
，８′；９，９′より供給されたＤＣバイアスが、高イ
ンピーダンス線路４，４′；５，５′を介して、ＦＥＴ
１，１′に印加されることにより、各ＦＥＴ１，１′に
バイアスがかけられている。

【０００８】

【発明が解決しようとする課題】ところで、近年、素子
の高出力化に伴い、大電流を素子出力側のバイアス回路
に流す必要が生じているが、前記した従来の高出力増幅
器用バイアス回路では、バイアス線は高周波信号への影
響をなくすため、高インピーダンスにする必要があり、
このために、できるかぎり細く作られているので、限ら
れた電流しか流すことができない。また、電流を多くす
るため、線路幅を広げると、高周波信号に悪影響を与え
てしまう。

【０００９】そこで、図９，１０に示すように、高イン
ピーダンス線路４，４′（５，５′）の上に、この高イ
ンピーダンス線路４，４′（５，５′）とほぼ同じ幅の
銅線１６（１６′），１７（１７′）等を同じ形に曲げ
てハンダ付け等を行ない、大電流を流せるようにしたも
のもあるが、これでは、組み立て作業が複雑になってし
まう。

【００１０】本発明は、このような課題に鑑み創案され
たもので、高周波信号に影響を与えずに増幅素子に大電
流のバイアスを印加できるようにした、高出力増幅器用
バイアス回路を提供することを目的とする。

【００１１】

【課題を解決するための手段】図１は本発明の原理を説
明するための回路図であるが、本発明は、図１に示すよ
うに、少なくとも２つの高周波増幅器１，１′をそなえ
るとともに、これらの高周波増幅器１，１′からの出力
をそれぞれ受ける少なくとも２つの入力ポート１３ａ，
１３ｂと、高周波増幅器１，１′の出力を合成する出力
ポート１３ｃと、直流バイアス源１８に接続されるアイ
ソレーションポート１３ｄとを有し、これらのポートが
直流的に接続された電力分配合成器１３をそなえている
。

【００１２】また、この電力分配合成器１３のアイソレ
ーションポート１３ｄには、このアイソレーションポー
ト１３ｄに接続された伝送線路１９と、この伝送線路１
９の上または下に配設された電波吸収体２０とからなる
高周波終端器２１が設けられている。

【００１３】さらに、電力分配合成器１３の出力ポート
１３ｃには、直流カット用コンデンサ２２が設けられて
いる（以上が請求項１の構成要件）。

【００１４】また、本発明の高出力増幅器用バイアス回
路では、図１に鎖線で示すように、高周波終端器２１を
構成している伝送線路１９を延長して、この延長端に、
直流カットコンデンサ２３を介して、終端器２４が接続
されている（請求項２）。

【００１５】

【作用】上述の本発明の高出力増幅器用バイアス回路（
請求項１）では、直流バイアス源１８より供給された直
流バイアスは、伝送線路１９から電力分配合成器１３の
アイソレーションポート１３ｄを通じて電力分配合成器
１３へ入力され、この電力分配合成器１３を介して各高
周波増幅器１，１′に印加される。

【００１６】このとき、電力分配合成器１３の出力ポー
ト１３ｃには、直流カット用コンデンサ２２が設けられ
ているので、上記の直流バイアスが電力分配合成器１３
の出力ポート１３ｃに出てくることはない。

【００１７】さらに、伝送線路１９の上または下に配設
された電波吸収体２０により、電力分配合成器１３のア
イソレーションポート１３ｄより見たインピーダンスは
特性インピーダンスとなっているので、各高周波増幅器
１，１′より出力された高周波電力は電力分配合成器１
３で合成されて、電力分配合成器１３の出力ポート１３
ｃから出力される。

【００１８】また、本発明の高出力増幅器用バイアス回
路（請求項２）では、高周波終端器２１を構成している
伝送線路１９の延長端に、直流カットコンデンサ２３を
介して、終端器２４が接続されているので、低周波領域
で十分に低インピーダンスとなる。これにより、低周波
領域での終端が十分なものとなる。

【００１９】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【００２０】（ａ）第１実施例の説明 図２は本発明の第１実施例を示す回路図、図３は高周波
終端器部分の断面図であるが、この図２，図３に示すよ
うに、本実施例にかかるバランス型高出力増幅器では、
まず２つのＦＥＴ（高周波増幅器）１，１′の各入力側
の高周波信号線２，２′にＤＣバイアス回路が接続され
ている。すなわち、各高周波信号線２，２′には、１／
４波長（λｇ）の線路長をもつバイアス線としての高イ
ンピーダンス線路４，４′を介して、オープンスタブ６
，６′が接続されており、各オープンスタブ６，６′に
は、直流バイアス源としての電源線８，８′が接続され
ている。

【００２１】さらに、各入力側の高周波信号線２，２′
は、ＤＣカットコンデンサ１０，１０′を介して４つの
ポートをもつ電力分配合成器１２の２つのポートに接続
されており、この電力分配合成器１２の残りの２つのポ
ートの一方には、５０Ω終端器１４が接続されるととも
に、電力分配合成器１２の残りの２つのポートの他方か
ら高周波信号が入力されるようになっている。

【００２２】ところで、各出力側の高周波信号線３，３
′は、同じく４つのポートをもつ電力分配合成器１３の
２つの入力ポート１３ａ，１３ｂに接続されている。

【００２３】ここで、この電力分配合成器１３は、２つ
のＦＥＴ１，１′からの出力をそれぞれ受ける２つの入
力ポート１３ａ，１３ｂを有するほか、ＦＥＴ１，１′
の出力を合成する出力ポート１３ｃと、アイソレーショ
ンポート１３ｄとを有し、これらのポートが直流的に接
続されている。

【００２４】また、この電力分配合成器１３のアイソレ
ーションポート１３ｄには、高周１終端器２１が接続さ
れているが、この高周波終端器２１は、図２，図３に示
すように、アイソレーションポート１３ｄに接続された
５０Ω伝送線路１９と、この５０Ω伝送線路１９の上に
配設された三角形状の電波吸収体２０とで構成されてい
る。

【００２５】なお、この電波吸収体２０は、例えばエポ
アイアンやフェライトゴム製のものが使用される。

【００２６】このように５０Ω伝送線路１９の上に電波
吸収体２０を配することにより、高周波で５０Ω終端と
することができる。

【００２７】そして、５０Ω伝送線路１９の線路端に直
流バイアス源（電源線）１８が接続されている。

【００２８】なお、図３において、２５は誘電体基板、
２６は筐体である。

【００２９】上述の構成により、入力された高周波信号
は、電力分配合成器１２で電力分配されて、各ＦＥＴ１
，１′で高周波増幅されたあと、電力分配合成器１３で
電力合成されて出力されるが、このとき、直流バイアス
源１８より供給された直流バイアスは、５０Ω伝送線路
１９から電力分配合成器１３のアイソレーションポート
１３ｄを通じて電力分配合成器１３へ入力され、この電
力分配合成器１３を介して各ＦＥＴ１，１′に印加され
る。

【００３０】このとき、電力分配合成器１３の出力ポー
ト１３ｃには、ＤＣカット用コンデンサ２２が設けられ
ているので、上記の直流バイアスが電力分配合成器１３
の出力ポート１３ｃに出てくることはない。

【００３１】さらに、５０Ω伝送線路１９の上に配設さ
れた電波吸収体２０により、電力分配合成器１３のアイ
ソレーションポート１３ｄより見たインピーダンスは特
性インピーダンスとなっているので、各高周波増幅器１
，１′より出力された高周波電力は電力分配合成器１３
で合成されて、電力分配合成器１３の出力ポート１３ｃ
から出力される。

【００３２】このようにして高周波信号に影響を与えず
にＦＥＴに大電流のバイアスを印加することができる。

【００３３】（ｂ）第２実施例の説明 図４は本発明の第２実施例を示す回路図、図５は高周波
終端器部分の断面図であるが、この第２実施例は、図４
，図５に示すように、５０Ω伝送線路１９の下に三角形
状の電波吸収体２０が配されたものである。すなわち、
基板の誘電体基板２５を部分的に電波吸収体２０が入る
形に削除し、その部分に電波吸収体２０を嵌め込んだ構
造となっているのである。

【００３４】このようにしても前述の第１実施例とほぼ
同様の効果ないし利点が得られるものである。

【００３５】なお、他の構成は前述の第１実施例とほぼ
同じであるので、その説明は省略する。

【００３６】（ｃ）第３実施例の説明 図６は本発明の第３実施例を示す回路図、図７は高周波
終端器部分の断面図であるが、この第３実施例は、図６
，図７に示すように、高周波終端器２１を構成している
５０Ω伝送線路１９を延長して、この延長端に、ＤＣカ
ットコンデンサ２３を介して、終端器２４を接続したも
のである。

【００３７】このように高周波終端器２１を構成してい
る５０Ω伝送線路１９の延長端に、ＤＣカットコンデン
サ２３を介して、終端器２４が接続されているので、低
周波領域で十分に低インピーダンスとなる。これにより
、ＦＥＴ１，１′が低周波領域で高利得を有する場合で
も、低周波領域での終端が十分なものとなるので、低周
波領域で安定した作動を確保できる。

【００３８】なお、他の構成は前述の第１実施例とほぼ
同じであるので、その説明は省略する。

【００３９】また、５０Ω伝送線路１９の下に三角形状
の電波吸収体２０を配したもの（第２実施例のもの）に
も、この第３実施例を適用できることはいうまでもない
。

【００４０】

【発明の効果】以上詳述したように、本発明の高出力増
幅器用バイアス回路（請求項１）によれば、電力分配合
成器のアイソレーションポートに、このアイソレーショ
ンポートに接続された伝送線路と、伝送線路の上または
下に配設された電波吸収体とからなる高周波終端器が設
けられるとともに、電力分配合成器の出力ポートに、直
流カット用コンデンサが設けられているので、高周波信
号に影響を与えずに高周波増幅器に大電流のバイアスを
印加できる利点がある。

【００４１】また、本発明の高出力増幅器用バイアス回
路（請求項２）では、高周波終端器を構成している伝送
線路の延長端に、直流カットコンデンサを介して、終端
器が接続されているので、低周波領域で十分に低インピ
ーダンスとなり、これにより、高周波増幅器が低周波領
域で高利得を有する場合でも、低周波領域での終端が十
分なものとなって、低周波領域で安定した作動を確保で
きる利点がある。

【図面の簡単な説明】

【図１】本発明の原理回路図である。

【図２】本発明の第１実施例を示す回路図である。

【図３】本発明の第１実施例における高周波終端器部分
の断面図である。

【図４】本発明の第２実施例を示す回路図である。

【図５】本発明の第２実施例における高周波終端器部分
の断面図である。

【図６】本発明の第３実施例を示す回路図である。

【図７】本発明の第３実施例における高周波終端器部分
の断面図である。

【図８】従来例を示す回路図である。

【図９】他の従来例を示す回路図である。

【図１０】図９のＸ−Ｘ矢視断面図である。

【符号の説明】

１，１′　　ＦＥＴ（高周波増幅器） ２，２′　　高周波信号線 ３，３′　　高周波信号線 ４，４′　　高インピーダンス線路 ５，５′　　高インピーダンス線路 ６，６′　　オープンスタブ ７，７′　　オープンスタブ ８，８′　　電源線 ９，９′　　電源線 １０，１０′　　ＤＣカットコンデンサ１１，１１′　
　ＤＣカットコンデンサ１２，１３　　電力分配合成器 １３ａ，１３ｂ　　入力ポート １３ｃ　　出力ポート １３ｄ　　アイソレーションポート １４，１５　　５０Ω終端器 １６，１６′　　銅線 １７，１７′　　銅線 １８　　直流バイアス源（電源線） １９　　５０Ω伝送線路 ２０　　電波吸収体 ２１　　高周波終端器 ２２　　ＤＣカットコンデンサ ２３　　ＤＣカットコンデンサ ２４　　終端器 ２５　　誘電体基板 ２６　　筐体

Claims (2)

【特許請求の範囲】
1. 【請求項１】少なくとも２つの高周波増幅器（１，１′
   ）からの出力をそれぞれ受ける少なくとも２つの入力ポ
   ート（１３ａ，１３ｂ）と、該高周波増幅器（１，１′
   ）の出力を合成する出力ポート（１３ｃ）と、直流バイ
   アス源（１８）に接続されるアイソレーションポート（
   １３ｄ）とを有し、これらのポートが直流的に接続され
   た電力分配合成器（１３）をそなえ、該電力分配合成器
   （１３）の該アイソレーションポート（１３ｄ）に、該
   アイソレーションポート（１３ｄ）に接続された伝送線
   路（１９）と、該伝送線路（１９）の上または下に配設
   された電波吸収体（２０）とからなる高周波終端器（２
   １）が設けられるとともに、該電力分配合成器（１３）
   の該出力ポート（１３ｄ）に、直流カット用コンデンサ
   （２２）が設けられたことを特徴とする、高出力増幅器
   用バイアス回路。
2. 【請求項２】該高周波終端器（２１）を構成している該
   伝送線路（１９）を延長して、この延長端に、直流カッ
   トコンデンサ（２３）を介して、終端器（２４）が接続
   されたことを特徴とする、請求項１記載の高出力増幅器
   用バイアス回路。