JPH04290233A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04290233A JPH04290233A JP3053041A JP5304191A JPH04290233A JP H04290233 A JPH04290233 A JP H04290233A JP 3053041 A JP3053041 A JP 3053041A JP 5304191 A JP5304191 A JP 5304191A JP H04290233 A JPH04290233 A JP H04290233A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- concentration
- insulating film
- polysilicon
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にバイポーラ集積回路の製造方法に関するもの
である。
関し、特にバイポーラ集積回路の製造方法に関するもの
である。
【０００２】
【従来の技術】従来技術によるバイポーラ集積回路の製
造方法について、図３（ａ）〜（ｃ）および図４（ａ）
〜（ｃ）を参照して説明する。
造方法について、図３（ａ）〜（ｃ）および図４（ａ）
〜（ｃ）を参照して説明する。
【０００３】はじめに図３（ａ）に示すように、Ｐ型半
導体基板１の素子予定領域に砒素またはアンチモンを拡
散したＮ型埋込層２を形成したのちＮ型エピタキシャル
層３を成長させる。つぎにＬＯＣＯＳ選択酸化法により
絶縁分離用の酸化シリコン膜４を形成し、燐などを拡散
することによりＮ型埋込層２に接続するコレクタ引き出
し層５を形成する。
導体基板１の素子予定領域に砒素またはアンチモンを拡
散したＮ型埋込層２を形成したのちＮ型エピタキシャル
層３を成長させる。つぎにＬＯＣＯＳ選択酸化法により
絶縁分離用の酸化シリコン膜４を形成し、燐などを拡散
することによりＮ型埋込層２に接続するコレクタ引き出
し層５を形成する。
【０００４】つぎに図３（ｂ）に示すように、レジスト
（図示せず）をマスクとして硼素などのＰ型不純物を加
速エネルギー１０〜３０ｋｅＶ、注入量（ドース）１×
１０１５〜１×１０１６ｃｍ−２イオン注入してから、
窒素雰囲気で９００〜１０００℃、数１０分アニールし
て外部ベース６を形成する。
（図示せず）をマスクとして硼素などのＰ型不純物を加
速エネルギー１０〜３０ｋｅＶ、注入量（ドース）１×
１０１５〜１×１０１６ｃｍ−２イオン注入してから、
窒素雰囲気で９００〜１０００℃、数１０分アニールし
て外部ベース６を形成する。
【０００５】このときエミッタ近傍に形成された外部ベ
ース６の表面濃度は１×１０１９ｃｍ−３以上となり、
エミッタ直下の真性ベースから低抵抗で素子表面上へ電
気的に引き出す役割をもっている。
ース６の表面濃度は１×１０１９ｃｍ−３以上となり、
エミッタ直下の真性ベースから低抵抗で素子表面上へ電
気的に引き出す役割をもっている。
【０００６】つぎに図３（ｃ）に示すように、硼素など
のＰ型不純物を３０ｋｅＶ以下の低エネルギーで注入量
（ドース）１×１０１３〜１×１０１４ｃｍ−２イオン
注入して真性ベース７を形成する。
のＰ型不純物を３０ｋｅＶ以下の低エネルギーで注入量
（ドース）１×１０１３〜１×１０１４ｃｍ−２イオン
注入して真性ベース７を形成する。
【０００７】つぎに図４（ａ）に示すように、エミッタ
コンタクト１０を開口してから厚さ１０００〜２０００
Ａのポリシリコン１１を成長させる。つぎに砒素などの
Ｎ型不純物を１×１０１６ｃｍ−２以上の高ドースイオ
ン注入によりポリシリコン１１に導入する。
コンタクト１０を開口してから厚さ１０００〜２０００
Ａのポリシリコン１１を成長させる。つぎに砒素などの
Ｎ型不純物を１×１０１６ｃｍ−２以上の高ドースイオ
ン注入によりポリシリコン１１に導入する。
【０００８】つぎに図４（ｂ）に示すように、ポリシリ
コン１１をＣＶＤ酸化シリコン膜１２で覆ったのち窒素
雰囲気で９００〜１０００℃、数１０分の熱処理を行な
ってポリシリコン１１中のＮ型不純物を半導体基板１に
導入することによりエミッタ１４を形成する。
コン１１をＣＶＤ酸化シリコン膜１２で覆ったのち窒素
雰囲気で９００〜１０００℃、数１０分の熱処理を行な
ってポリシリコン１１中のＮ型不純物を半導体基板１に
導入することによりエミッタ１４を形成する。
【０００９】ここで特に高性能を要求しない、拡散層の
接合を浅くする必要のない場合は、ポリシリコン１１を
成長させることなく、レジストをマスクとしてＮ型不純
物をイオン注入してエミッタ１４を形成することがある
。
接合を浅くする必要のない場合は、ポリシリコン１１を
成長させることなく、レジストをマスクとしてＮ型不純
物をイオン注入してエミッタ１４を形成することがある
。
【００１０】つぎに図４（ｃ）に示すように、ＣＶＤ酸
化シリコン膜１２を除去し、ポリシリコン１１を選択エ
ッチングしてエミッタ電極とする。
化シリコン膜１２を除去し、ポリシリコン１１を選択エ
ッチングしてエミッタ電極とする。
【００１１】
【発明が解決しようとする課題】従来のバイポーラ集積
回路において、真性ベースから低抵抗で電気的に引き出
すための高濃度Ｐ型拡散層からなる外部ベースがＮ型エ
ミッタの側面に形成されている。
回路において、真性ベースから低抵抗で電気的に引き出
すための高濃度Ｐ型拡散層からなる外部ベースがＮ型エ
ミッタの側面に形成されている。
【００１２】Ｎ型エミッタとＰ型外部ベースとが表面で
近接することにより、エミッタ−ベース逆方向印加電圧
による接合間リーク電流を増加させる。
近接することにより、エミッタ−ベース逆方向印加電圧
による接合間リーク電流を増加させる。
【００１３】そのためＮＰＮ型バイポーラ集積回路のエ
ミッタ−ベース逆方向印加電圧の許容限界を低く抑えな
ければならなかった。
ミッタ−ベース逆方向印加電圧の許容限界を低く抑えな
ければならなかった。
【００１４】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の一主面に第１の絶縁膜を形成す
る工程と、前記第１の絶縁膜上に第２の絶縁膜を形成す
る工程と、前記第２の絶縁膜を選択エッチングしてエミ
ッタよりも広い開口を形成する工程と、前記第１の絶縁
膜を選択エッチングしてエミッタコンタクトを開口する
工程と、全面にポリシリコンを堆積して前記エミッタコ
ンタクトを埋め込む工程と、前記エミッタコンタクトの
極く近傍のみを残して前記ポリシリコンを選択エッチン
グする工程と、Ｎ型不純物をイオン注入して前記第２の
絶縁膜の開口に露出した前記第１の絶縁膜および前記ポ
リシリコンに前記Ｎ型不純物を導入する工程と、熱処理
により前記ポリシリコン中の前記Ｎ型不純物を前記エミ
ッタコンタクトから前記半導体基板に導入すると同時に
、前記第１の絶縁膜を通して前記半導体基板内に導入し
た前記Ｎ型不純物を活性化させる工程とからバイポーラ
トランジスタを形成するものである。
造方法は、半導体基板の一主面に第１の絶縁膜を形成す
る工程と、前記第１の絶縁膜上に第２の絶縁膜を形成す
る工程と、前記第２の絶縁膜を選択エッチングしてエミ
ッタよりも広い開口を形成する工程と、前記第１の絶縁
膜を選択エッチングしてエミッタコンタクトを開口する
工程と、全面にポリシリコンを堆積して前記エミッタコ
ンタクトを埋め込む工程と、前記エミッタコンタクトの
極く近傍のみを残して前記ポリシリコンを選択エッチン
グする工程と、Ｎ型不純物をイオン注入して前記第２の
絶縁膜の開口に露出した前記第１の絶縁膜および前記ポ
リシリコンに前記Ｎ型不純物を導入する工程と、熱処理
により前記ポリシリコン中の前記Ｎ型不純物を前記エミ
ッタコンタクトから前記半導体基板に導入すると同時に
、前記第１の絶縁膜を通して前記半導体基板内に導入し
た前記Ｎ型不純物を活性化させる工程とからバイポーラ
トランジスタを形成するものである。
【００１５】
【実施例】本発明の一実施例について、図１（ａ）〜（
ｃ）および図２（ａ）〜（ｃ）を参照して説明する。
ｃ）および図２（ａ）〜（ｃ）を参照して説明する。
【００１６】はじめに図１（ａ）に示すように、Ｐ型半
導体基板１にＮ型埋込層２を形成し、Ｎ型エピタキシャ
ル層３を成長させ、ＬＯＣＯＳ選択酸化法により酸化シ
リコン膜４を形成する。つぎにＮ型埋込層２に接続する
コレクタ引き出し層５を形成し、外部ベース６および真
性ベース７を形成する。
導体基板１にＮ型埋込層２を形成し、Ｎ型エピタキシャ
ル層３を成長させ、ＬＯＣＯＳ選択酸化法により酸化シ
リコン膜４を形成する。つぎにＮ型埋込層２に接続する
コレクタ引き出し層５を形成し、外部ベース６および真
性ベース７を形成する。
【００１７】つぎに図１（ｂ）に示すように、熱酸化法
により厚さ５００〜１０００Ａの酸化シリコン膜８を成
長させたのち、ＣＶＤ法により厚さ１０００〜２０００
Ａの窒化シリコン膜９を成長させる。
により厚さ５００〜１０００Ａの酸化シリコン膜８を成
長させたのち、ＣＶＤ法により厚さ１０００〜２０００
Ａの窒化シリコン膜９を成長させる。
【００１８】つぎに図１（ｃ）に示すように、ＣＦ４
ガスを用いたケミカルドライエッチングにより窒化シリ
コン膜９をエッチングしてエミッタコンタクトより広い
開口を形成する。
ガスを用いたケミカルドライエッチングにより窒化シリ
コン膜９をエッチングしてエミッタコンタクトより広い
開口を形成する。
【００１９】つぎに図２（ａ）に示すように、レジスト
（図示せず）をマスクとしてバッファード弗酸を用いて
酸化シリコン膜８をエッチングしてエミッタコンタクト
１０を開口する。つぎにＣＶＤ法により厚さ１０００〜
２０００Ａのポリシリコン１１を成長させてエミッタコ
ンタクト１０を埋め込む。
（図示せず）をマスクとしてバッファード弗酸を用いて
酸化シリコン膜８をエッチングしてエミッタコンタクト
１０を開口する。つぎにＣＶＤ法により厚さ１０００〜
２０００Ａのポリシリコン１１を成長させてエミッタコ
ンタクト１０を埋め込む。
【００２０】つぎに図２（ｂ）に示すように、エミッタ
コンタクト１０開口よりも片側０．２μｍずつ広い残し
て、ＲＩＥ法などによりポリシリコン１１を異方性エッ
チングする。
コンタクト１０開口よりも片側０．２μｍずつ広い残し
て、ＲＩＥ法などによりポリシリコン１１を異方性エッ
チングする。
【００２１】ここで砒素などのＮ型不純物を１×１０１
６ｃｍ−２以上の高ドースイオン注入することにより、
ポリシリコン１１の両側の窒化シリコン膜９の開口から
、酸化シリコン膜８を通してＮ型不純物が導入されて、
低濃度エミッタ１２，１３が形成される。
６ｃｍ−２以上の高ドースイオン注入することにより、
ポリシリコン１１の両側の窒化シリコン膜９の開口から
、酸化シリコン膜８を通してＮ型不純物が導入されて、
低濃度エミッタ１２，１３が形成される。
【００２２】つぎに図２（ｃ）に示すように、窒素雰囲
気で９００〜１０００℃の熱処理を行なうことによりポ
リシリコン１１からＮ型不純物が拡散して、高濃度エミ
ッタ１４が形成される。同時に低濃度エミッタ１２，１
３のＮ型不純物が活性化されるとともに、基板１内を拡
散して高濃度エミッタ１４と重なり合う。
気で９００〜１０００℃の熱処理を行なうことによりポ
リシリコン１１からＮ型不純物が拡散して、高濃度エミ
ッタ１４が形成される。同時に低濃度エミッタ１２，１
３のＮ型不純物が活性化されるとともに、基板１内を拡
散して高濃度エミッタ１４と重なり合う。
【００２３】このとき低濃度エミッタ１２，１３の表面
濃度は、真性ベース７の表面濃度と同等になるように、
高濃度エミッタ１４の表面濃度の１／１０〜１／１００
に調整する。
濃度は、真性ベース７の表面濃度と同等になるように、
高濃度エミッタ１４の表面濃度の１／１０〜１／１００
に調整する。
【００２４】
【発明の効果】真性エミッタとなる高濃度エミッタ外周
部に低濃度エミッタを形成することにより、近接する外
部ベースとの濃度勾配を緩和することができた。
部に低濃度エミッタを形成することにより、近接する外
部ベースとの濃度勾配を緩和することができた。
【００２５】その結果エミッタ−ベース接合面の空乏層
内の電界強度を弱めることができた。エミッタ−ベース
間の逆方向印加電圧によるリーク電流が減少して、許容
できる逆方向印加電圧値を上げることができる。
内の電界強度を弱めることができた。エミッタ−ベース
間の逆方向印加電圧によるリーク電流が減少して、許容
できる逆方向印加電圧値を上げることができる。
【００２６】エミッタ外周部に導入された低濃度Ｎ型拡
散層は、ベース層表面近傍の高濃度Ｐ型不純物を補償す
るのみで、エミッタ−ベースの順方向特性に影響を与え
ることはない。
散層は、ベース層表面近傍の高濃度Ｐ型不純物を補償す
るのみで、エミッタ−ベースの順方向特性に影響を与え
ることはない。
【図１】本発明の一実施例を工程順に示す断面図である
。
。
【図２】本発明の一実施例を工程順に示す断面図である
。
。
【図３】従来技術によるバイポーラ集積回路の製造方法
を工程順に示す断面図である。
を工程順に示す断面図である。
【図４】従来技術によるバイポーラ集積回路の製造方法
を工程順に示す断面図である。
を工程順に示す断面図である。
１ Ｐ型半導体基板
２ Ｎ型埋込層
３ Ｎ型エピタキシャル層
４ 酸化シリコン膜
５ コレクタ引き出し層
６ 外部ベース
７ 真性ベース
８ 酸化シリコン膜
９ 窒化シリコン膜
１０ エミッタコンタクト
１１ ポリシリコン
１２，１３ 低濃度エミッタ
１４ 高濃度エミッタ
Claims (1)
- 【請求項１】 半導体基板の一主面に第１の絶縁膜を
形成する工程と、前記第１の絶縁膜上に第２の絶縁膜を
形成する工程と、前記第２の絶縁膜を選択エッチングし
てエミッタよりも広い開口を形成する工程と、前記第１
の絶縁膜を選択エッチングしてエミッタコンタクトを開
口する工程と、全面にポリシリコンを堆積して前記エミ
ッタコンタクトを埋め込む工程と、前記エミッタコンタ
クトの極く近傍のみを残して前記ポリシリコンを選択エ
ッチングする工程と、Ｎ型不純物をイオン注入して前記
第２の絶縁膜の開口に露出した前記第１の絶縁膜および
前記ポリシリコンに前記Ｎ型不純物を導入する工程と、
熱処理により前記ポリシリコン中の前記Ｎ型不純物を前
記エミッタコンタクトから前記半導体基板に導入すると
同時に、前記第１の絶縁膜を通して前記半導体基板内に
導入した前記Ｎ型不純物を活性化させる工程とからバイ
ポーラトランジスタを形成する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03053041A JP3132023B2 (ja) | 1991-03-19 | 1991-03-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03053041A JP3132023B2 (ja) | 1991-03-19 | 1991-03-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04290233A true JPH04290233A (ja) | 1992-10-14 |
| JP3132023B2 JP3132023B2 (ja) | 2001-02-05 |
Family
ID=12931805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03053041A Expired - Fee Related JP3132023B2 (ja) | 1991-03-19 | 1991-03-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132023B2 (ja) |
-
1991
- 1991-03-19 JP JP03053041A patent/JP3132023B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3132023B2 (ja) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2543224B2 (ja) | 半導体装置とその製造方法 | |
| JPH0697665B2 (ja) | 集積回路構成体の製造方法 | |
| JP4108861B2 (ja) | バイポーラトランジスターの製造方法及びその構造 | |
| EP0076106A2 (en) | Method for producing a bipolar transistor | |
| EP0052198A2 (en) | Method of manufacturing semiconductor devices using self-alignment techniques | |
| JPH05160353A (ja) | 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス | |
| KR100245813B1 (ko) | 자기정합형 더블 폴리실리콘 바이폴라 트랜지스터및 그의 제조방법 | |
| US6740562B2 (en) | Manufacturing method of a semiconductor device having a polysilicon electrode | |
| JP3132023B2 (ja) | 半導体装置の製造方法 | |
| JPS624339A (ja) | 半導体装置及びその製造方法 | |
| JP3663238B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS5854502B2 (ja) | 半導体装置の製造方法 | |
| JPH10189755A (ja) | 半導体装置及びその製造方法 | |
| JP3938569B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR940010554B1 (ko) | 바이폴라 소자의 제조방법 | |
| JP2846329B2 (ja) | 半導体装置の製造方法 | |
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JP2943280B2 (ja) | 半導体装置の製造方法 | |
| JP2506129B2 (ja) | 半導体装置の製造方法 | |
| JP2576513B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JPH07273186A (ja) | イオン注入方法および素子分離領域の形成方法 | |
| JPS6072228A (ja) | 半導体基板への不純物ド−ピング方法 | |
| JPH061815B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001024 |
|
| LAPS | Cancellation because of no payment of annual fees |