JPH04291326A - 焼結体バリスタ素子基板の製造方法 - Google Patents
焼結体バリスタ素子基板の製造方法Info
- Publication number
- JPH04291326A JPH04291326A JP3056855A JP5685591A JPH04291326A JP H04291326 A JPH04291326 A JP H04291326A JP 3056855 A JP3056855 A JP 3056855A JP 5685591 A JP5685591 A JP 5685591A JP H04291326 A JPH04291326 A JP H04291326A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- substrate
- paste
- film
- particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、例えば二端子素子型の
液晶表示装置の非線形素子として用いて好適な焼結体バ
リスタ素子基板の製造方法に関するものである。
液晶表示装置の非線形素子として用いて好適な焼結体バ
リスタ素子基板の製造方法に関するものである。
【０００２】
【従来の技術】現在、例えば液晶テレビの画像表示装置
には大別して単純マトリクス方式とアクティブマトリク
ス方式とがある。単純マトリクス方式は、直角をなして
設けられた一対の帯状電極群（行電極群と列電極群）の
間に複数の液晶画素を行列状に配して接続したものであ
り、これら帯状電極間に駆動回路によって所定の電圧を
印加して液晶画素を作動させる。この方式は、構造が簡
単なため低価格でシステムを実現できるという利点があ
るが、各液晶画素でのクロストークが生じるため、画素
のコントラストが低く、液晶テレビの画像表示を行う際
、画質の低下は避けられないものであった。これに対し
、アクティブマトリクス方式は、各液晶画素毎にスイッ
チング素子を設けて電圧を保持するものであり、液晶表
示装置を時分割駆動しても液晶画素が選択時の電圧を保
持することができるため、表示容量の増大が可能で、コ
ントラスト等の画質に関する特性がよく、液晶テレビの
高画質表示を実現できるものである。しかしながら、ア
クティブマトリクス方式にあっては構造が複雑になって
製造コストが高くなってしまうという欠点があった。 例えば、スイッチング素子として薄膜トランジスタを用
いるＴＦＴ型では、その製造工程において５層以上の薄
膜を重ねるため、製品歩留まりを上げることが困難であ
る。
には大別して単純マトリクス方式とアクティブマトリク
ス方式とがある。単純マトリクス方式は、直角をなして
設けられた一対の帯状電極群（行電極群と列電極群）の
間に複数の液晶画素を行列状に配して接続したものであ
り、これら帯状電極間に駆動回路によって所定の電圧を
印加して液晶画素を作動させる。この方式は、構造が簡
単なため低価格でシステムを実現できるという利点があ
るが、各液晶画素でのクロストークが生じるため、画素
のコントラストが低く、液晶テレビの画像表示を行う際
、画質の低下は避けられないものであった。これに対し
、アクティブマトリクス方式は、各液晶画素毎にスイッ
チング素子を設けて電圧を保持するものであり、液晶表
示装置を時分割駆動しても液晶画素が選択時の電圧を保
持することができるため、表示容量の増大が可能で、コ
ントラスト等の画質に関する特性がよく、液晶テレビの
高画質表示を実現できるものである。しかしながら、ア
クティブマトリクス方式にあっては構造が複雑になって
製造コストが高くなってしまうという欠点があった。 例えば、スイッチング素子として薄膜トランジスタを用
いるＴＦＴ型では、その製造工程において５層以上の薄
膜を重ねるため、製品歩留まりを上げることが困難であ
る。
【０００３】上記のようなことから、コントラスト等の
画質に関する特性が良く、かつ構造簡単にして低コスト
な方式の液晶表示装置の実現が望まれており、この様な
要求を実現する方式として、焼結体バリスタ素子を用い
た二端子素子型液晶表示装置が注目されている。
画質に関する特性が良く、かつ構造簡単にして低コスト
な方式の液晶表示装置の実現が望まれており、この様な
要求を実現する方式として、焼結体バリスタ素子を用い
た二端子素子型液晶表示装置が注目されている。
【０００４】二端子素子型の液晶表示装置は、単純マト
リクス方式に改良を加えて、図９に示すように、行電極
１１と列電極１５との間に液晶画素１４と所定のしきい
値電圧で導通する焼結体バリスタ素子１３とを電気的に
直列に配して接続したものであり、図１０に示すような
焼結体バリスタ素子１３の非線形な電流−電圧特性を利
用したものである。
リクス方式に改良を加えて、図９に示すように、行電極
１１と列電極１５との間に液晶画素１４と所定のしきい
値電圧で導通する焼結体バリスタ素子１３とを電気的に
直列に配して接続したものであり、図１０に示すような
焼結体バリスタ素子１３の非線形な電流−電圧特性を利
用したものである。
【０００５】図４に一般的な二端子素子型の液晶表示装
置を示す。ここに示すように、行電極１１それぞれに対
して多数の画素電極１２が一定の間隔ｄをもって設けら
れ、行電極１１と画素電極１２とは各焼結体バリスタ素
子１３で一定のしきい値電圧ＶＶ をもって接続されて
いる。液晶画素一つについてみると、図５および図６に
示すように、下側ガラス基板１０上に行電極１１と画素
電極１２とを所定の間隔ｄを隔てて設け、これら行電極
１１と画素電極１２とを、主として酸化亜鉛（ＺｎＯ）
からなる焼結体バリスタ素子１３で接続してある。そし
て、これらの上部を液晶１４で満たしてある。
置を示す。ここに示すように、行電極１１それぞれに対
して多数の画素電極１２が一定の間隔ｄをもって設けら
れ、行電極１１と画素電極１２とは各焼結体バリスタ素
子１３で一定のしきい値電圧ＶＶ をもって接続されて
いる。液晶画素一つについてみると、図５および図６に
示すように、下側ガラス基板１０上に行電極１１と画素
電極１２とを所定の間隔ｄを隔てて設け、これら行電極
１１と画素電極１２とを、主として酸化亜鉛（ＺｎＯ）
からなる焼結体バリスタ素子１３で接続してある。そし
て、これらの上部を液晶１４で満たしてある。
【０００６】焼結体バリスタ素子１３は、図８に詳示す
るように、ＺｎＯ単結晶粒子１３１の表面をＭｎ，Ｃｏ
酸化物等の無機質絶縁膜１３２で被覆したバリスタ粒子
１３ａからなり、図７に詳示するように、これらバリス
タ粒子１３ａをガラスフリット１３ｂで焼結したもので
ある。このため、通常、焼結体バリスタ素子基板はバリ
スタ粒子にガラスフリットと有機バインダーを加えてペ
ースト化し、バリスタインキとし、これを電極を付けた
ガラス基板上にスクリーン印刷などの印刷法にて印刷し
、しかるのち焼成して形成されている。
るように、ＺｎＯ単結晶粒子１３１の表面をＭｎ，Ｃｏ
酸化物等の無機質絶縁膜１３２で被覆したバリスタ粒子
１３ａからなり、図７に詳示するように、これらバリス
タ粒子１３ａをガラスフリット１３ｂで焼結したもので
ある。このため、通常、焼結体バリスタ素子基板はバリ
スタ粒子にガラスフリットと有機バインダーを加えてペ
ースト化し、バリスタインキとし、これを電極を付けた
ガラス基板上にスクリーン印刷などの印刷法にて印刷し
、しかるのち焼成して形成されている。
【０００７】
【発明が解決しようとする課題】特に、画質の良好な２
端子素子型液晶表示装置を実現するためには焼結体バリ
スタ素子が高性能を有し安定性が高く、かつその性能が
素子間で一定している必要がある。しかし、例えばバリ
スタ粒子をインキ化、スクリーン印刷で素子を印刷した
場合、スクリーン印刷の本質的な問題点としての版伸び
、ゆがみがあり、印刷位置ズレが発生する。また、印刷
中のインキの粘度変化、スキージの摩耗等による印刷条
件の変化が、素子形状、厚さ等に大きく影響する。した
がってバリスタ素子の基板上における位置ズレ、および
厚みのばらつきが大きく、これがバリスタ素子間の電気
的特性のばらつきの原因となっている。このため、コン
トラスト等の画質に関する特性のよい液晶表示装置を製
作することが困難である。
端子素子型液晶表示装置を実現するためには焼結体バリ
スタ素子が高性能を有し安定性が高く、かつその性能が
素子間で一定している必要がある。しかし、例えばバリ
スタ粒子をインキ化、スクリーン印刷で素子を印刷した
場合、スクリーン印刷の本質的な問題点としての版伸び
、ゆがみがあり、印刷位置ズレが発生する。また、印刷
中のインキの粘度変化、スキージの摩耗等による印刷条
件の変化が、素子形状、厚さ等に大きく影響する。した
がってバリスタ素子の基板上における位置ズレ、および
厚みのばらつきが大きく、これがバリスタ素子間の電気
的特性のばらつきの原因となっている。このため、コン
トラスト等の画質に関する特性のよい液晶表示装置を製
作することが困難である。
【０００８】本発明は、個々のバリスタ素子において基
板上における位置が正確であり、かつ厚みのばらつきが
小さく製造でき、高性能かつその性能が素子間で一定し
たバリスタ素子基板を容易に製造することを目的とする
。
板上における位置が正確であり、かつ厚みのばらつきが
小さく製造でき、高性能かつその性能が素子間で一定し
たバリスタ素子基板を容易に製造することを目的とする
。
【０００９】
【課題を解決するための手段】本発明は従来の課題に鑑
みなされたものであって、焼結体バリスタ素子基板の製
造方法において、ペースト化したバリスタ粒子を片面に
塗布したフィルムを、行電極と画素電極とが形成された
基板と密着後、前記フィルムの裏面よりバリスタ素子形
状の凸部を有するプレスを熱圧着することにより、基板
の行電極と画素電極間にバリスタ粒子を転移せしめ、そ
の後、焼成することにより、焼結体バリスタ素子を形成
することを特徴とする焼結体バリスタ素子基板の製造方
法により上記課題を解決した。
みなされたものであって、焼結体バリスタ素子基板の製
造方法において、ペースト化したバリスタ粒子を片面に
塗布したフィルムを、行電極と画素電極とが形成された
基板と密着後、前記フィルムの裏面よりバリスタ素子形
状の凸部を有するプレスを熱圧着することにより、基板
の行電極と画素電極間にバリスタ粒子を転移せしめ、そ
の後、焼成することにより、焼結体バリスタ素子を形成
することを特徴とする焼結体バリスタ素子基板の製造方
法により上記課題を解決した。
【００１０】
【作用】本発明では、ペースト化したバリスタ粒子をド
クターブレード等を用いて片面に塗布したフィルムを作
成し、これと行電極と画素電極とが形成された基板と密
着後、前記フィルムの裏面（フィルムの非バリスタ粒子
形成面）よりバリスタ素子形状の凸部を有するプレスを
熱圧着することにより、基板の行電極と画素電極間にバ
リスタ粒子を転移させ、焼結する。よって、素子厚みは
ペーストをフィルムに塗布する際の厚みにより規定され
るため、厚みのばらつきが少ない。また、基板上におけ
る素子の位置はプレスにより決められるので、再現性の
良い、高い位置精度が得られる。
クターブレード等を用いて片面に塗布したフィルムを作
成し、これと行電極と画素電極とが形成された基板と密
着後、前記フィルムの裏面（フィルムの非バリスタ粒子
形成面）よりバリスタ素子形状の凸部を有するプレスを
熱圧着することにより、基板の行電極と画素電極間にバ
リスタ粒子を転移させ、焼結する。よって、素子厚みは
ペーストをフィルムに塗布する際の厚みにより規定され
るため、厚みのばらつきが少ない。また、基板上におけ
る素子の位置はプレスにより決められるので、再現性の
良い、高い位置精度が得られる。
【００１１】本発明を詳述すると、ここで用いるペース
トは、バリスタ粒子、ガラスフリット、有機バインダー
、および溶剤を主成分とし、例えば、バリスタ粒子の含
有率が、重量部にして１０部〜４０部、ガラスフリット
が２部〜１５部、有機バインダーが５部〜４０部、溶剤
が１０部〜７５部からなるものである。
トは、バリスタ粒子、ガラスフリット、有機バインダー
、および溶剤を主成分とし、例えば、バリスタ粒子の含
有率が、重量部にして１０部〜４０部、ガラスフリット
が２部〜１５部、有機バインダーが５部〜４０部、溶剤
が１０部〜７５部からなるものである。
【００１２】ガラスフリットの融点は３５０℃〜４００
℃であり、有機バインダーとしてはエチルセルロース、
ポリメチルメタクリレート、ポリエチレン等を用い、溶
剤としてはエチルカルビトール等のカルビトール系溶剤
、ブチルセロソルブ等のセロソルブ系溶剤を用いると良
い。
℃であり、有機バインダーとしてはエチルセルロース、
ポリメチルメタクリレート、ポリエチレン等を用い、溶
剤としてはエチルカルビトール等のカルビトール系溶剤
、ブチルセロソルブ等のセロソルブ系溶剤を用いると良
い。
【００１３】またペーストを支持する基材フィルムとし
ては、厚さ１５μｍ〜４０μｍ程度のポリエステル等の
フィルムを用いる。これにドクターブレード等、公知の
塗布法を用いてペーストを１５μｍ〜２５μｍ程度の厚
さに形成し、転写に供する。
ては、厚さ１５μｍ〜４０μｍ程度のポリエステル等の
フィルムを用いる。これにドクターブレード等、公知の
塗布法を用いてペーストを１５μｍ〜２５μｍ程度の厚
さに形成し、転写に供する。
【００１４】このペーストの塗布されたフィルムを、行
電極と画素電極を形成した基板上に密着し、あらかじめ
基板に対して位置合わせをした金属製のプレスを用い、
９０℃〜１３０℃、０．１ｋｇ／ｃｍ２ 〜１ｋｇ／ｃ
ｍ２ 程度の熱圧着を行い、基板上にペーストの転写を
行う。なお、プレスの形状は、製造効率およびバリスタ
素子の位置精度の点から、マトリクス状にバリスタ素子
形状の凸部を複数有するものが好ましく、素材は、加熱
、加圧に耐えうるものであれば特に限定されるものでは
無いが、黄銅等の金属製のものが良い。
電極と画素電極を形成した基板上に密着し、あらかじめ
基板に対して位置合わせをした金属製のプレスを用い、
９０℃〜１３０℃、０．１ｋｇ／ｃｍ２ 〜１ｋｇ／ｃ
ｍ２ 程度の熱圧着を行い、基板上にペーストの転写を
行う。なお、プレスの形状は、製造効率およびバリスタ
素子の位置精度の点から、マトリクス状にバリスタ素子
形状の凸部を複数有するものが好ましく、素材は、加熱
、加圧に耐えうるものであれば特に限定されるものでは
無いが、黄銅等の金属製のものが良い。
【００１５】
【実施例】本発明の実施例に基づいて具体的に説明する
。図１〜３は、本発明の一実施例に係わる製造方法の工
程図である。
。図１〜３は、本発明の一実施例に係わる製造方法の工
程図である。
【００１６】〔実施例１〕まずバリスタ粒子を基材フィ
ルム１７上に塗布するためにペースト化する。ここで用
いたバリスタ粒子はＺｎＯを主成分とするものであり、
その直径が５〜１０μｍのものを用いた。重量比にして
バリスタ２０部に対し、ガラスフリット５部、エチルセ
ルロース２部、カルビトール２０部を添加し、混合して
ペースト化した。
ルム１７上に塗布するためにペースト化する。ここで用
いたバリスタ粒子はＺｎＯを主成分とするものであり、
その直径が５〜１０μｍのものを用いた。重量比にして
バリスタ２０部に対し、ガラスフリット５部、エチルセ
ルロース２部、カルビトール２０部を添加し、混合して
ペースト化した。
【００１７】これをドクターブレードを用い、厚さ２５
μｍの基材フィルム１７上にバリスタペースト１６が１
８μｍの厚さになるように塗工することにより、フィル
ムを作成した。
μｍの基材フィルム１７上にバリスタペースト１６が１
８μｍの厚さになるように塗工することにより、フィル
ムを作成した。
【００１８】前記フィルムと、行電極１１と画素電極１
２とが形成された基板１０とを密着した（図１参照）。
２とが形成された基板１０とを密着した（図１参照）。
【００１９】次にバリスタ素子形状の凸部を有する黄銅
製のプレス１８を用い、フィルム裏面より、１２０℃、
０．５ｋｇ／ｃｍ２ で１０秒間熱圧着し（図２参照）
、バリスタペーストを基板上の行電極１１と画素電極１
２間に転移させた。なお、図２は１つのバリスタ素子の
転移を示しているが、液晶表示装置の画素電極の数だけ
同時に行なった。
製のプレス１８を用い、フィルム裏面より、１２０℃、
０．５ｋｇ／ｃｍ２ で１０秒間熱圧着し（図２参照）
、バリスタペーストを基板上の行電極１１と画素電極１
２間に転移させた。なお、図２は１つのバリスタ素子の
転移を示しているが、液晶表示装置の画素電極の数だけ
同時に行なった。
【００２０】次にフィルムを剥離し、バリスタペースト
が転移された基板を、４２０℃、１時間加熱して焼成し
た。その結果、各焼結体バリスタ素子１３が求める位置
に形成され、かつ厚みのばらつきの少ない焼結体バリス
タ素子基板を得た（図３参照）。
が転移された基板を、４２０℃、１時間加熱して焼成し
た。その結果、各焼結体バリスタ素子１３が求める位置
に形成され、かつ厚みのばらつきの少ない焼結体バリス
タ素子基板を得た（図３参照）。
【００２１】〔実施例２〕基材フィルムに塗布するバリ
スタペーストを下記の組成に変更した。バリスタ粒子は
実施例１と同様なＺｎＯを主成分とするものであり、そ
の直径が２〜４μｍのものを用いた。重量比にしてバリ
スタ粒子１５部に対し、ガラスフリット５部、ポリメチ
ルメタクリレート４部、カルビトール２５部を添加し、
混合してペースト化した。これをドクターブレードを用
い厚さ２５μｍのポリエステルフィルム上にバリスタペ
ーストが１５μｍの厚さになるように塗工することによ
り、フィルムを作成した。
スタペーストを下記の組成に変更した。バリスタ粒子は
実施例１と同様なＺｎＯを主成分とするものであり、そ
の直径が２〜４μｍのものを用いた。重量比にしてバリ
スタ粒子１５部に対し、ガラスフリット５部、ポリメチ
ルメタクリレート４部、カルビトール２５部を添加し、
混合してペースト化した。これをドクターブレードを用
い厚さ２５μｍのポリエステルフィルム上にバリスタペ
ーストが１５μｍの厚さになるように塗工することによ
り、フィルムを作成した。
【００２２】前記フィルムと、行電極と画素電極とが形
成された基板とを密着した。次にバリスタ素子形状の凸
部を有する黄銅製のプレスを用い、フィルム裏面より、
１００℃、０．５ｋｇ／ｃｍ２ で１０秒間熱圧着し、
バリスタペーストを基板上の行電極と画素電極間に転移
させた。
成された基板とを密着した。次にバリスタ素子形状の凸
部を有する黄銅製のプレスを用い、フィルム裏面より、
１００℃、０．５ｋｇ／ｃｍ２ で１０秒間熱圧着し、
バリスタペーストを基板上の行電極と画素電極間に転移
させた。
【００２３】次にフィルムを剥離し、バリスタペースト
が転移された基板を、４２０℃、１時間加熱して焼成し
た。その結果、各焼結体バリスタ素子が求める位置に形
成され、かつ厚みのばらつきの少ない焼結体バリスタ素
子基板を得た。
が転移された基板を、４２０℃、１時間加熱して焼成し
た。その結果、各焼結体バリスタ素子が求める位置に形
成され、かつ厚みのばらつきの少ない焼結体バリスタ素
子基板を得た。
【００２４】
【発明の効果】本発明の焼結体バリスタ素子基板の製造
方法によれば、各焼結体バリスタ素子が求める位置に形
成され、かつ厚みのばらつきの少ない焼結体バリスタ素
子を得ることができる。このことにより高性能かつその
性能が素子間で一定したバリスタ素子基板を得ることが
容易となり、むらのない鮮明な画像表示を達成する大画
面の液晶表示装置を得ることが可能となる。
方法によれば、各焼結体バリスタ素子が求める位置に形
成され、かつ厚みのばらつきの少ない焼結体バリスタ素
子を得ることができる。このことにより高性能かつその
性能が素子間で一定したバリスタ素子基板を得ることが
容易となり、むらのない鮮明な画像表示を達成する大画
面の液晶表示装置を得ることが可能となる。
【図面の簡単な説明】
【図１】本発明の焼結体バリスタ素子基板の製造方法の
一実施例を工程順に示す断面図である。
一実施例を工程順に示す断面図である。
【図２】本発明の焼結体バリスタ素子基板の製造方法の
一実施例を工程順に示す断面図である。
一実施例を工程順に示す断面図である。
【図３】本発明の焼結体バリスタ素子基板の製造方法の
一実施例を工程順に示す断面図である。
一実施例を工程順に示す断面図である。
【図４】一般的な二端子素子型の液晶表示装置の一例を
示す平面図である。
示す平面図である。
【図５】一般的な液晶表示装置の一画素の拡大平面図で
ある。
ある。
【図６】バリスタ素子を用いた液晶表示装置の一例を示
す断面図である。
す断面図である。
【図７】図６中のバリスタ素子要部の拡大図である。
【図８】バリスタ粒子の断面図である。
【図９】二端子素子型液晶表示装置の等価回路図である
。
。
【図１０】焼結体バリスタ素子の電圧−電流特性を示す
グラフ図である。
グラフ図である。
１０ 基板
１１ 行電極
１２ 画素電極
１３ 焼結体バリスタ素子
１３ａ バリスタ粒子
１３ｂ ガラスフリット
１４ 液晶
１５ 列電極
１６ バリスタペースト
１７ 基材フィルム
１８ プレス
１３１ ＺｎＯ単結晶粒子
１３２ 無機質絶縁膜
Claims (1)
- 【請求項１】焼結体バリスタ素子基板の製造方法におい
て、ペースト化したバリスタ粒子を片面に塗布したフィ
ルムを、行電極と画素電極とが形成された基板と密着後
、前記フィルムの裏面よりバリスタ素子形状の凸部を有
するプレスを熱圧着することにより、基板の行電極と画
素電極間にバリスタ粒子を転移せしめ、その後、焼成す
ることにより、焼結体バリスタ素子を形成することを特
徴とする焼結体バリスタ素子基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3056855A JPH04291326A (ja) | 1991-03-20 | 1991-03-20 | 焼結体バリスタ素子基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3056855A JPH04291326A (ja) | 1991-03-20 | 1991-03-20 | 焼結体バリスタ素子基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04291326A true JPH04291326A (ja) | 1992-10-15 |
Family
ID=13039030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3056855A Pending JPH04291326A (ja) | 1991-03-20 | 1991-03-20 | 焼結体バリスタ素子基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04291326A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007121591A1 (en) * | 2006-04-24 | 2007-11-01 | Abb Research Ltd | Microvaristor-based overvoltage protection |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5661252A (en) * | 1979-10-25 | 1981-05-26 | Senba Tekko Kk | Sheet transporting system |
| JPS5889545A (ja) * | 1981-11-19 | 1983-05-27 | Senba Tekko Kk | シ−ト移送装置 |
| JPH01139525U (ja) * | 1988-02-24 | 1989-09-25 | ||
| JPH01152942U (ja) * | 1988-04-12 | 1989-10-20 |
-
1991
- 1991-03-20 JP JP3056855A patent/JPH04291326A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5661252A (en) * | 1979-10-25 | 1981-05-26 | Senba Tekko Kk | Sheet transporting system |
| JPS5889545A (ja) * | 1981-11-19 | 1983-05-27 | Senba Tekko Kk | シ−ト移送装置 |
| JPH01139525U (ja) * | 1988-02-24 | 1989-09-25 | ||
| JPH01152942U (ja) * | 1988-04-12 | 1989-10-20 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007121591A1 (en) * | 2006-04-24 | 2007-11-01 | Abb Research Ltd | Microvaristor-based overvoltage protection |
| US7868732B2 (en) | 2006-04-24 | 2011-01-11 | Abb Research Ltd | Microvaristor-based overvoltage protection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6321571B1 (en) | Method of making glass structures for flat panel displays | |
| US20060103803A1 (en) | Panel for liquid crystal display, liquid crystal display including the panel, and methods for manufacturing the same | |
| CN101295617B (zh) | 间隔件、使用该间隔件的图像显示设备及其制造方法 | |
| JPH04291326A (ja) | 焼結体バリスタ素子基板の製造方法 | |
| US6560997B2 (en) | Method of making glass structures for flat panel displays | |
| JPH01309024A (ja) | 液晶表示装置 | |
| JPH04291325A (ja) | 焼結体バリスタ素子基板の製造方法 | |
| JPH04328803A (ja) | 焼結体バリスタ素子基板の製造方法 | |
| JPH03166515A (ja) | 液晶表示装置 | |
| JPH0572567A (ja) | 液晶表示装置の製造方法 | |
| JPH04116902A (ja) | 焼結体バリスタ素子基板の製造方法 | |
| JPH04328802A (ja) | 焼結体バリスタ素子基板の製造方法 | |
| JP3208864B2 (ja) | 液晶表示装置 | |
| JPS624837B2 (ja) | ||
| GB2213987A (en) | MIM devices and liquid crystal display devices incorporating such devices | |
| JPH0695158A (ja) | 液晶表示装置 | |
| JP3259318B2 (ja) | バリスタ素子の製造方法 | |
| JPH04283730A (ja) | 液晶表示装置用アクティブマトリクス基板 | |
| JPH02259625A (ja) | 液晶表示素子 | |
| JPH0488321A (ja) | 液晶表示装置用アクティブマトリクス基板 | |
| JPH04299808A (ja) | 焼結体バリスタ素子の製造方法 | |
| JPH05241202A (ja) | 液晶表示装置 | |
| JPH04286101A (ja) | バリスタ素子の製造方法 | |
| JPS61186929A (ja) | 液晶表示装置 | |
| JPH0580342A (ja) | 液晶表示装置の製造方法 |