JPH04291978A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPH04291978A JPH04291978A JP5721091A JP5721091A JPH04291978A JP H04291978 A JPH04291978 A JP H04291978A JP 5721091 A JP5721091 A JP 5721091A JP 5721091 A JP5721091 A JP 5721091A JP H04291978 A JPH04291978 A JP H04291978A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- crystal
- inp
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関するものであり、さらに詳しく述べるならば分布帰還
型レーザダイオードや光導波路などの光半導体素子の内
部に、化合物半導体によって作られる微細凹凸形状から
なる回折格子の形成法を改良した半導体装置の製造方法
に関する。
関するものであり、さらに詳しく述べるならば分布帰還
型レーザダイオードや光導波路などの光半導体素子の内
部に、化合物半導体によって作られる微細凹凸形状から
なる回折格子の形成法を改良した半導体装置の製造方法
に関する。
【０００２】単一波長に対してのみ動作する光半導体装
置を得るために、化合物半導体の微細凹凸形状からなる
回折格子を素子内部に有する分布帰還型レーザダイオー
ドＤＦＢ−ＬＤ Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂ
ａｃｋ Ｌａｓｅｒ ）や光導波路素子などの光半導体
素子が実用化されている。このような素子の動作特性を
向上するには、高さが数１０ｎｍといった該微細凹凸形
状の寸法を厳密に制御して作製することが不可欠である
。
置を得るために、化合物半導体の微細凹凸形状からなる
回折格子を素子内部に有する分布帰還型レーザダイオー
ドＤＦＢ−ＬＤ Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂ
ａｃｋ Ｌａｓｅｒ ）や光導波路素子などの光半導体
素子が実用化されている。このような素子の動作特性を
向上するには、高さが数１０ｎｍといった該微細凹凸形
状の寸法を厳密に制御して作製することが不可欠である
。
【０００３】
【従来の技術】通常行われる微細凹凸加工技術では、２
光束干渉露光や電子ビーム露光によって回折格子状に化
合物半導体表面にストライプ状のレジストパターンを描
き、続く工程で、ウェットエッチングによって該結晶表
面をエッチングし、結晶表面上に微細凹凸形状を作製し
ていた。ここに、例えば１．５５μｍで発振するＤＦＢ
−ＬＤに用いられる回折格子状の微細凹凸形状の寸法は
周期約２４０ｎｍ、高さ約３０ｎｍの非常に微細なもの
である。特に高さが周期より非常に小さく、ウェットエ
ッチングを用いた場合、エッチング液の濃度、温度など
によるエッチング速度の変動が微細凹凸形状の高さ寸法
の制御が困難になる。そのために、最近ではウェットエ
ッチングに変わって、反応性イオンエッチング（ＲＩＥ
）が用いられるようになってきた。このようなドライエ
ッチングではプラズマ状態のガスが用いられ、ドライエ
ッチングを採用することによって凹凸形状の加工精度は
向上したものの、この加工工程で下地結晶の表面近傍に
加工損傷が発生するという問題が生じていた。
光束干渉露光や電子ビーム露光によって回折格子状に化
合物半導体表面にストライプ状のレジストパターンを描
き、続く工程で、ウェットエッチングによって該結晶表
面をエッチングし、結晶表面上に微細凹凸形状を作製し
ていた。ここに、例えば１．５５μｍで発振するＤＦＢ
−ＬＤに用いられる回折格子状の微細凹凸形状の寸法は
周期約２４０ｎｍ、高さ約３０ｎｍの非常に微細なもの
である。特に高さが周期より非常に小さく、ウェットエ
ッチングを用いた場合、エッチング液の濃度、温度など
によるエッチング速度の変動が微細凹凸形状の高さ寸法
の制御が困難になる。そのために、最近ではウェットエ
ッチングに変わって、反応性イオンエッチング（ＲＩＥ
）が用いられるようになってきた。このようなドライエ
ッチングではプラズマ状態のガスが用いられ、ドライエ
ッチングを採用することによって凹凸形状の加工精度は
向上したものの、この加工工程で下地結晶の表面近傍に
加工損傷が発生するという問題が生じていた。
【０００４】
【発明が解決しようとする課題】このようにエッチング
技術によって結晶表面に微細凹凸加工を施している従来
の方法は、ウェットエッチングについては凹凸形状の寸
法精度が低い、ドライエッチングについては結晶の表面
に加工損傷が生じるといった問題がある。
技術によって結晶表面に微細凹凸加工を施している従来
の方法は、ウェットエッチングについては凹凸形状の寸
法精度が低い、ドライエッチングについては結晶の表面
に加工損傷が生じるといった問題がある。
【０００５】本発明は、化合物半導体結晶のドライエッ
チングを行わずにＩｎＰあるいはＩｎＧａＡｓＰなどの
化合物半導体結晶表面に微細凹凸形状を作製する方法を
提供することによって、下地の結晶表面に加工損傷を発
生させずに該凹凸形状を作製するとともに、ドライエッ
チングと同等の高精度で該凹凸形状を作製することを目
的とする。
チングを行わずにＩｎＰあるいはＩｎＧａＡｓＰなどの
化合物半導体結晶表面に微細凹凸形状を作製する方法を
提供することによって、下地の結晶表面に加工損傷を発
生させずに該凹凸形状を作製するとともに、ドライエッ
チングと同等の高精度で該凹凸形状を作製することを目
的とする。
【０００６】
【課題を解決するための手段】本発明に係る方法は、第
１の化合物半導体の結晶上に所定の周期にて該第１の化
合物半導体の表面を被覆するマスク層を形成し、露出し
ている該第１の化合物半導体の窓部分に選択的に第２の
化合物半導体の結晶成長を行い、続いて該マスク層をウ
ェットエッチングで除去する工程を含み、前記マスク層
は前記第１及び第２の化合物半導体に対してエッチング
選択性を有することを特徴とする。図２及び図３は本発
明の原理説明図である。
１の化合物半導体の結晶上に所定の周期にて該第１の化
合物半導体の表面を被覆するマスク層を形成し、露出し
ている該第１の化合物半導体の窓部分に選択的に第２の
化合物半導体の結晶成長を行い、続いて該マスク層をウ
ェットエッチングで除去する工程を含み、前記マスク層
は前記第１及び第２の化合物半導体に対してエッチング
選択性を有することを特徴とする。図２及び図３は本発
明の原理説明図である。
【０００７】本発明に於ては、
［１］第１の化合物半導体結晶からなる下地結晶１０表
面の全面に酸化シリコンあるいは窒化シリコンなどの第
１の化合物半導体結晶に対して選択エッチングできる物
質をプラズマＣＶＤなどによって蒸着して蒸着膜２を形
成する（図２の（Ａ）参照）。蒸着膜２の厚さは例えば
１０ｎｍの程度とする。後の工程（図２の（Ｄ）参照）
でこの物質をエッチングするときに下地結晶がエッチン
グされないようにする必要がある。
面の全面に酸化シリコンあるいは窒化シリコンなどの第
１の化合物半導体結晶に対して選択エッチングできる物
質をプラズマＣＶＤなどによって蒸着して蒸着膜２を形
成する（図２の（Ａ）参照）。蒸着膜２の厚さは例えば
１０ｎｍの程度とする。後の工程（図２の（Ｄ）参照）
でこの物質をエッチングするときに下地結晶がエッチン
グされないようにする必要がある。
【０００８】［２］蒸着済の該第１の化合物半導体基板
の下地結晶１０の表面全面にレジスト３を塗付する（図
２の（Ｂ）参照）。
の下地結晶１０の表面全面にレジスト３を塗付する（図
２の（Ｂ）参照）。
【０００９】［３］２光束干渉露光法や電子ビーム露光
法あるいはその他の露光法によってレジスト３を回折格
子上に露光し、続いて露光後のレジスト３を現像するこ
とによって結晶基板上に回折格子状のレジストパターン
４を形成する（図２の（Ｃ）参照）。
法あるいはその他の露光法によってレジスト３を回折格
子上に露光し、続いて露光後のレジスト３を現像するこ
とによって結晶基板上に回折格子状のレジストパターン
４を形成する（図２の（Ｃ）参照）。
【００１０】［４］該レジストパターン４を施した下地
結晶１０をフッ酸等の酸で処理し、レジストパターン４
を除去した部分の酸化シリコンあるいは窒化シリコン等
の蒸着膜２をエッチング除去し、回折格子状のレジスト
パターンを酸化シリコンあるいは窒化シリコン等の蒸着
膜２に転写する（図２の（Ｄ）参照）。なお、この工程
ではウェットエッチを行っているので下地結晶１に損傷
が入らない。
結晶１０をフッ酸等の酸で処理し、レジストパターン４
を除去した部分の酸化シリコンあるいは窒化シリコン等
の蒸着膜２をエッチング除去し、回折格子状のレジスト
パターンを酸化シリコンあるいは窒化シリコン等の蒸着
膜２に転写する（図２の（Ｄ）参照）。なお、この工程
ではウェットエッチを行っているので下地結晶１に損傷
が入らない。
【００１１】［５］該結晶基板を有機溶剤によって洗浄
し、表面のレジストパターン４を全て除去する（図３の
（Ａ）参照）。
し、表面のレジストパターン４を全て除去する（図３の
（Ａ）参照）。
【００１２】［６］次に、酸化シリコンあるいは窒化シ
リコンなどの蒸着膜パターン６を施された該結晶基板上
に第２の化合物半導体結晶からなる結晶の成長を行うこ
とによって、該パターンが結晶成長層として化合物半導
体成長膜７に転写される（図３の（Ｂ）参照）。この工
程では化合物半導体成長膜７の高さは成長時間によって
精密にコントロールされ、高精度の凹凸構造が得られる
。ＭＯＶＰＥの一般的成長速度は１０ｎｍ／ｍｉｎであ
るから約３０ｎｍの化合物半導体の成長膜を±１ｎｍの
精度で形成するためには、成長時間を６ｓｅｃの精度で
制御することが必要であり、これは現在の技術で十分に
可能である。
リコンなどの蒸着膜パターン６を施された該結晶基板上
に第２の化合物半導体結晶からなる結晶の成長を行うこ
とによって、該パターンが結晶成長層として化合物半導
体成長膜７に転写される（図３の（Ｂ）参照）。この工
程では化合物半導体成長膜７の高さは成長時間によって
精密にコントロールされ、高精度の凹凸構造が得られる
。ＭＯＶＰＥの一般的成長速度は１０ｎｍ／ｍｉｎであ
るから約３０ｎｍの化合物半導体の成長膜を±１ｎｍの
精度で形成するためには、成長時間を６ｓｅｃの精度で
制御することが必要であり、これは現在の技術で十分に
可能である。
【００１３】［７］つぎに、フッ酸等の処理によって、
基板表面の蒸着膜パターン６をエッチング除去する。し
たがって、蒸着膜６の物質は第２の化合物に対してもエ
ッチングの選択性をもたなければならない。なお第１の
化合物半導体と第２の化合物半導体は同種でもよく、種
類が異なっていてもよい。以上によって、化合物半導体
結晶表面に回折格子状の微細凹凸形状層１０が形成され
る（図３の（Ｂ）参照）。
基板表面の蒸着膜パターン６をエッチング除去する。し
たがって、蒸着膜６の物質は第２の化合物に対してもエ
ッチングの選択性をもたなければならない。なお第１の
化合物半導体と第２の化合物半導体は同種でもよく、種
類が異なっていてもよい。以上によって、化合物半導体
結晶表面に回折格子状の微細凹凸形状層１０が形成され
る（図３の（Ｂ）参照）。
【００１４】以下本発明の好ましい実施態様を説明する
。 上記［６］の結晶成長法としては、成長層の膜厚制御が
容易である有機金属気相成長法（ＭＯＶＰＥ）あるいは
分子線エピタキシー法（ＭＢＥ）を用いるのがよい。本
発明は、例えば下地結晶をＩｎＰ結晶基板とし、微細凹
凸形状層をＩｎＰあるいはＩｎＰに実質的に格子整合し
たＩｎｘ Ｇａ １−ｘＡｓ１−ｙ Ｐｙ （０≦ｘ≦
１，０≦ｙ≦１）とする化合物半導体装置の製造に応用
することができる。
。 上記［６］の結晶成長法としては、成長層の膜厚制御が
容易である有機金属気相成長法（ＭＯＶＰＥ）あるいは
分子線エピタキシー法（ＭＢＥ）を用いるのがよい。本
発明は、例えば下地結晶をＩｎＰ結晶基板とし、微細凹
凸形状層をＩｎＰあるいはＩｎＰに実質的に格子整合し
たＩｎｘ Ｇａ １−ｘＡｓ１−ｙ Ｐｙ （０≦ｘ≦
１，０≦ｙ≦１）とする化合物半導体装置の製造に応用
することができる。
【００１５】ＩｎＰ結晶で微細凹凸形状を形成する場合
、該ＩｎＰ結晶基板にＩｎＰ結晶を成長するＭＯＶＰＥ
成長では、成長原料にトリメチルインジウム（ＴＭＩｎ
）、フォスフィン（ＰＨ３ ）を用い、成長圧力を約０
．１気圧、成長温度を約６００℃、成長速度を毎時約１
μｍとするのが一般的な成長条件である。この様な成長
条件で結晶を成長した場合、図１に示すように酸化シリ
コンストライプ方向（すなわち蒸着膜６の延長方向）の
断面から見たＩｎＰまたはＩｎＧａＡｓＰ成長層７の形
状は、側面が（１１１）面、上部平坦面が（１００）面
となる形となる。この成長によるＩｎＰ凹凸形状の作製
では凹凸形状の高さの上限は（１１１）面どうしが交差
する高さ以上にはなりえないので、酸化シリコンストラ
イプの窓の幅によって限定されるが、窓の幅が５００ｎ
ｍ程度あれば一般的によく用いられる凹凸高さである２
０−４０ｎｍの高さの台形状の凹凸形状が作製できる。
、該ＩｎＰ結晶基板にＩｎＰ結晶を成長するＭＯＶＰＥ
成長では、成長原料にトリメチルインジウム（ＴＭＩｎ
）、フォスフィン（ＰＨ３ ）を用い、成長圧力を約０
．１気圧、成長温度を約６００℃、成長速度を毎時約１
μｍとするのが一般的な成長条件である。この様な成長
条件で結晶を成長した場合、図１に示すように酸化シリ
コンストライプ方向（すなわち蒸着膜６の延長方向）の
断面から見たＩｎＰまたはＩｎＧａＡｓＰ成長層７の形
状は、側面が（１１１）面、上部平坦面が（１００）面
となる形となる。この成長によるＩｎＰ凹凸形状の作製
では凹凸形状の高さの上限は（１１１）面どうしが交差
する高さ以上にはなりえないので、酸化シリコンストラ
イプの窓の幅によって限定されるが、窓の幅が５００ｎ
ｍ程度あれば一般的によく用いられる凹凸高さである２
０−４０ｎｍの高さの台形状の凹凸形状が作製できる。
【００１６】以上の場合はＩｎＰ結晶基板上にＩｎＰ結
晶のストライプを転写する場合であるが下地結晶をＩｎ
Ｐに実質的に格子整合したＩｎｘ Ｇａ １−ｘＡｓ１
−ｙ Ｐｙ （０≦ｘ≦１，０≦ｙ≦１）結晶とし、微
細凹凸形状層をＩｎＰあるいは該Ｉｎｘ Ｇａ １−ｘ
Ａｓ１−ｙ Ｐｙ 結晶と組成の異なるＩｎＰに実質的
に格子整合したＩｎｘ Ｇａ １−ｘＡｓ１−ｙ Ｐｙ
（０≦ｘ≦１，０≦ｙ≦１）としてもよい。成長層に
ＩｎＧａＡｓＰ結晶を採用することによって、ＩｎＰ結
晶の場合に較べて、素子内を導波する光と回折格子形状
の結合が弱くなる。従って、その結合を非常に弱い値に
設計した素子を作製するに際して、ＩｎＧａＡｓＰ結晶
の成長が有効である。この場合、成長原料としては先の
原料に加え、トリエチルガリウム（ＴＥＧａ）とアルシ
ン（ＡｓＨ３ ）等を用いるのが一般的である。
晶のストライプを転写する場合であるが下地結晶をＩｎ
Ｐに実質的に格子整合したＩｎｘ Ｇａ １−ｘＡｓ１
−ｙ Ｐｙ （０≦ｘ≦１，０≦ｙ≦１）結晶とし、微
細凹凸形状層をＩｎＰあるいは該Ｉｎｘ Ｇａ １−ｘ
Ａｓ１−ｙ Ｐｙ 結晶と組成の異なるＩｎＰに実質的
に格子整合したＩｎｘ Ｇａ １−ｘＡｓ１−ｙ Ｐｙ
（０≦ｘ≦１，０≦ｙ≦１）としてもよい。成長層に
ＩｎＧａＡｓＰ結晶を採用することによって、ＩｎＰ結
晶の場合に較べて、素子内を導波する光と回折格子形状
の結合が弱くなる。従って、その結合を非常に弱い値に
設計した素子を作製するに際して、ＩｎＧａＡｓＰ結晶
の成長が有効である。この場合、成長原料としては先の
原料に加え、トリエチルガリウム（ＴＥＧａ）とアルシ
ン（ＡｓＨ３ ）等を用いるのが一般的である。
【００１７】本発明では化合物半導体表面の蒸着膜とし
ては酸化シリコンあるいは窒化シリコン膜が化合物半導
体に対してエッチングの選択性があり、結晶性および密
着性が良好であり、かつその上に第２の化合物半導体が
成長しないという好ましい性質を有する膜形成物質であ
る。
ては酸化シリコンあるいは窒化シリコン膜が化合物半導
体に対してエッチングの選択性があり、結晶性および密
着性が良好であり、かつその上に第２の化合物半導体が
成長しないという好ましい性質を有する膜形成物質であ
る。
【００１８】
【作用】本発明においては下地結晶表面に描いたレジス
ト膜のウェットエッチングと結晶表面上への結晶成長に
よって化合物半導体表面に回折格子状の微細凹凸形状を
形成している。従って、従来であればエッチング処理時
に結晶に加工損傷が生じていたのに対し、本発明を用い
ることによって凹凸加工損傷を発生せずに化合物半導体
表面に回折格子状の微細凹凸形状を形成することができ
る。また、凹凸形状の高さは酸化シリコンあるいは窒化
シリコン膜によって回折格子状のパターニングを施され
た結晶の上への結晶成長の膜厚（すなわち成長時間）に
よって定まるため、面内での高さは各凹凸の３％以下の
ばらつきに抑えられる。
ト膜のウェットエッチングと結晶表面上への結晶成長に
よって化合物半導体表面に回折格子状の微細凹凸形状を
形成している。従って、従来であればエッチング処理時
に結晶に加工損傷が生じていたのに対し、本発明を用い
ることによって凹凸加工損傷を発生せずに化合物半導体
表面に回折格子状の微細凹凸形状を形成することができ
る。また、凹凸形状の高さは酸化シリコンあるいは窒化
シリコン膜によって回折格子状のパターニングを施され
た結晶の上への結晶成長の膜厚（すなわち成長時間）に
よって定まるため、面内での高さは各凹凸の３％以下の
ばらつきに抑えられる。
【００１９】このように、本発明を用いることによって
、下地の結晶表面に加工損傷を発生させずに回折格子状
の微細凹凸形状を寸法精度高く作製することができるよ
うになる。
、下地の結晶表面に加工損傷を発生させずに回折格子状
の微細凹凸形状を寸法精度高く作製することができるよ
うになる。
【００２０】
【実施例】本発明を、ＩｎＰ結晶基板上に作製する１．
５５μｍで発振する分布帰還レーザ（ＤＦＢ−ＬＤ）を
一例に説明する。パターニングを行う蒸着膜としては酸
化シリコンを一例とするが、窒化シリコンを用いても本
発明の実施法は同じである。回折格子を活性層の結晶基
板側に有するＤＦＢ−ＬＤ（下付レーザ）の場合、［１
］下地結晶１としてｎ型−ＩｎＰ（１００）面方位基板
を使用し、その全面に酸化シリコンなどの蒸着膜２をプ
ラズマＣＶＤ等によって厚さ１０〜２０ｎｍに蒸着する
（図２の（Ａ）参照）。
５５μｍで発振する分布帰還レーザ（ＤＦＢ−ＬＤ）を
一例に説明する。パターニングを行う蒸着膜としては酸
化シリコンを一例とするが、窒化シリコンを用いても本
発明の実施法は同じである。回折格子を活性層の結晶基
板側に有するＤＦＢ−ＬＤ（下付レーザ）の場合、［１
］下地結晶１としてｎ型−ＩｎＰ（１００）面方位基板
を使用し、その全面に酸化シリコンなどの蒸着膜２をプ
ラズマＣＶＤ等によって厚さ１０〜２０ｎｍに蒸着する
（図２の（Ａ）参照）。
【００２１】［２］蒸着済の下地結晶１（以下、ＩｎＰ
結晶基板１という）の全面にレジスト３（図１の（Ｂ）
参照）を塗付する（図２の（Ｂ）参照）。 ［３］２光束干渉露光法や電子ビーム露光法あるいはそ
の他の露光法によってレジスト３を回折格子上に露光す
る（図２の（Ｃ）参照）。ここに、ストライプの周期は
約２４０ｎｍとし、ストライプ方向は（１１０）とする
。この露光処理後にレジスト３を現像し、レジストによ
って、ＩｎＰ結晶基板１上の酸化シリコン蒸着膜２上に
回折格子状のパターニングを行う（図２の（Ｄ）参照）
。
結晶基板１という）の全面にレジスト３（図１の（Ｂ）
参照）を塗付する（図２の（Ｂ）参照）。 ［３］２光束干渉露光法や電子ビーム露光法あるいはそ
の他の露光法によってレジスト３を回折格子上に露光す
る（図２の（Ｃ）参照）。ここに、ストライプの周期は
約２４０ｎｍとし、ストライプ方向は（１１０）とする
。この露光処理後にレジスト３を現像し、レジストによ
って、ＩｎＰ結晶基板１上の酸化シリコン蒸着膜２上に
回折格子状のパターニングを行う（図２の（Ｄ）参照）
。
【００２２】［４］レジスト３によるパターニングを施
した該ＩｎＰ結晶基板１をフッ酸で洗浄し、レジスト３
を除去した窓の部分の酸化シリコンをエッチング除去し
、回折格子状のレジストパターンを酸化シリコン蒸着膜
２に転写する（図３の（Ｄ）参照）。 ［５］回折格子状のレジストパターンを酸化シリコン蒸
着膜２に転写した後、該ＩｎＰ結晶基板１を有機溶剤に
よって洗浄し、表面のレジスト３を全て除去する（図３
の（Ａ）参照）。
した該ＩｎＰ結晶基板１をフッ酸で洗浄し、レジスト３
を除去した窓の部分の酸化シリコンをエッチング除去し
、回折格子状のレジストパターンを酸化シリコン蒸着膜
２に転写する（図３の（Ｄ）参照）。 ［５］回折格子状のレジストパターンを酸化シリコン蒸
着膜２に転写した後、該ＩｎＰ結晶基板１を有機溶剤に
よって洗浄し、表面のレジスト３を全て除去する（図３
の（Ａ）参照）。
【００２３】［６］次に、酸化シリコンによって回折格
子状のパターニングを施された該ＩｎＰ結晶基板上にＩ
ｎＰの結晶成長を行う。 ［７］結晶成長によってＩｎＰ結晶基板上に回折格子上
の結晶成長を行ったあと、該結晶をフッ酸洗浄し、基板
表面の酸化シリコン膜をエッチング除去する。以上によ
って、ＩｎＰ結晶基板のエッチングをおこなわずに、該
ＩｎＰ基板表面に化合物半導体による回折格子状の微細
凹凸形状層が形成される。 ［８］以上によってＤＦＢ−ＬＤを作製するための下地
結晶基板が作製され、その後、通常の方法によって該結
晶基板上に光導波層や活性層からなるレーザ構造を成長
する。 すなわち、レーザーの場合はＩｎＧａＡｓＰのガイド層
、ＩｎＧａＡｓＰの活性層、ＩｎＰのクラッド層、Ｉｎ
ＧａＡｓＰのコンタクト層を順次形成する。ウェーブガ
イドの場合は上記層構成から活性層を除いたものを順次
形成する。
子状のパターニングを施された該ＩｎＰ結晶基板上にＩ
ｎＰの結晶成長を行う。 ［７］結晶成長によってＩｎＰ結晶基板上に回折格子上
の結晶成長を行ったあと、該結晶をフッ酸洗浄し、基板
表面の酸化シリコン膜をエッチング除去する。以上によ
って、ＩｎＰ結晶基板のエッチングをおこなわずに、該
ＩｎＰ基板表面に化合物半導体による回折格子状の微細
凹凸形状層が形成される。 ［８］以上によってＤＦＢ−ＬＤを作製するための下地
結晶基板が作製され、その後、通常の方法によって該結
晶基板上に光導波層や活性層からなるレーザ構造を成長
する。 すなわち、レーザーの場合はＩｎＧａＡｓＰのガイド層
、ＩｎＧａＡｓＰの活性層、ＩｎＰのクラッド層、Ｉｎ
ＧａＡｓＰのコンタクト層を順次形成する。ウェーブガ
イドの場合は上記層構成から活性層を除いたものを順次
形成する。
【００２４】以上の実施例では、回折格子を活性層の結
晶基板側に有するＤＦＢ−ＬＤ（下付レーザ）の場合を
説明したが、本発明は回折格子を活性層の上側に有する
ＤＦＥ−ＬＤ（上付レーザ）の場合でも全く同様に適用
される。
晶基板側に有するＤＦＢ−ＬＤ（下付レーザ）の場合を
説明したが、本発明は回折格子を活性層の上側に有する
ＤＦＥ−ＬＤ（上付レーザ）の場合でも全く同様に適用
される。
【００２５】この場合、ＩｎＰ結晶基板上に活性層およ
びＩｎＧａＡｓＰ結晶からなる光導波層を結晶成長し、
該ＩｎＧａＡｓＰ光導波層上に、［１］から［７］の工
程を施して、回折格子上の微細凹凸形状を形成する。凹
凸形状層を形成する成長層としては、ＩｎＰあるいは光
導波層であるＩｎＧａＡｓＰと同一組成の結晶とし、酸
化シリコン膜を除去したあと、凹凸形状の上部にＩｎＰ
結晶を成長する。
びＩｎＧａＡｓＰ結晶からなる光導波層を結晶成長し、
該ＩｎＧａＡｓＰ光導波層上に、［１］から［７］の工
程を施して、回折格子上の微細凹凸形状を形成する。凹
凸形状層を形成する成長層としては、ＩｎＰあるいは光
導波層であるＩｎＧａＡｓＰと同一組成の結晶とし、酸
化シリコン膜を除去したあと、凹凸形状の上部にＩｎＰ
結晶を成長する。
【００２６】
【発明の効果】以上に説明したように、本発明を用いる
ことによって、化合物半導体結晶のドライエッチングを
行わずに、ＩｎＰあるいはＩｎＧａＡｓＰ結晶表面に微
細凹凸形状を作製することができる。このため各種層、
下地の結晶表面に加工損傷を発生させずに該凹凸形状を
寸法精度高く作製できるようになる。またウェットエッ
チングは微細凹凸形状の精度には影響しないように使用
している。このように本発明は半導体装置の高品質化に
寄与するところが大きい。
ことによって、化合物半導体結晶のドライエッチングを
行わずに、ＩｎＰあるいはＩｎＧａＡｓＰ結晶表面に微
細凹凸形状を作製することができる。このため各種層、
下地の結晶表面に加工損傷を発生させずに該凹凸形状を
寸法精度高く作製できるようになる。またウェットエッ
チングは微細凹凸形状の精度には影響しないように使用
している。このように本発明は半導体装置の高品質化に
寄与するところが大きい。
【図１】本発明法において微細凹凸を形成する直前の工
程を示す図である。
程を示す図である。
【図２】本発明法において蒸着膜のストライプを形成す
るまでの工程を示す図である。
るまでの工程を示す図である。
【図３】本発明法において蒸着膜のストライプを形成後
最終工程までを示す図である。
最終工程までを示す図である。
１ 下地結晶
２ 蒸着膜
３ レジスト
４ レジストパターン
６ 蒸着膜のパターン
７ 化合物半導体成長膜
１０ 微細凹凸
Claims (4)
- 【請求項１】 化合物半導体の微細凹凸形状からなる
回折格子を内部に有する化合物半導体装置の製造方法に
おいて、第１の化合物半導体の結晶上に所定の周期にて
該第１の化合物半導体の表面を被覆するマスク層を形成
し、露出している該第１の化合物半導体の窓部分に選択
的に第２の化合物半導体の結晶成長を行い、続いて該マ
スク層をウェットエッチングで除去する工程を含み、前
記マスク層は前記第１及び第２の化合物半導体に対して
エッチング選択性を有することを特徴とする化合物半導
体装置の製造方法。 - 【請求項２】 前記エッチングの選択性を有する物質
が酸化シリコンあるいは窒化シリコンであることを特徴
とする請求項１記載の化合物半導体の製造方法。 - 【請求項３】 下地結晶をＩｎＰ結晶基板とし、微細
凹凸形状層をＩｎＰあるいはＩｎＰに実質的に格子整合
したＩｎｘ Ｇａ １−ｘＡｓ１−ｙ Ｐｙ （０≦ｘ
≦１，０≦ｙ≦１）とすることを特徴とする請求項１又
は２記載の化合物半導体装置の製造方法。 - 【請求項４】 下地結晶をＩｎＰに実質的に格子整合
したＩｎｘ Ｇａ １−ｘＡｓ１−ｙ Ｐｙ （０≦ｘ
≦１，０≦ｙ≦１）結晶とし、微細凹凸形状層をＩｎＰ
あるいは該Ｉｎｘ Ｇａ １−ｘＡｓ１−ｙ Ｐｙ 結
晶と組成の異なるＩｎＰに実質的に格子整合したＩｎｘ
Ｇａ １−ｘＡｓ１−ｙ Ｐｙ （０≦ｘ≦１，０≦
ｙ≦１）とすることを特徴とする請求項１又は２記載の
化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5721091A JPH04291978A (ja) | 1991-03-20 | 1991-03-20 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5721091A JPH04291978A (ja) | 1991-03-20 | 1991-03-20 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04291978A true JPH04291978A (ja) | 1992-10-16 |
Family
ID=13049156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5721091A Withdrawn JPH04291978A (ja) | 1991-03-20 | 1991-03-20 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04291978A (ja) |
-
1991
- 1991-03-20 JP JP5721091A patent/JPH04291978A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7941024B2 (en) | Buried heterostructure device having integrated waveguide grating fabricated by single step MOCVD | |
| JP3191784B2 (ja) | 回折格子の製造方法及び半導体レーザの製造方法 | |
| JP3710524B2 (ja) | リッジ導波路型分布帰還半導体レーザ装置及びその製造方法 | |
| US8409889B2 (en) | Method for producing semiconductor optical device | |
| US7184640B2 (en) | Buried heterostructure device fabricated by single step MOCVD | |
| JP3007928B2 (ja) | 光半導体素子の製造方法 | |
| US7553774B2 (en) | Method of fabricating semiconductor optical device | |
| JPH04291978A (ja) | 化合物半導体装置の製造方法 | |
| JPH06132610A (ja) | 半導体レーザアレイ素子及びその製造方法 | |
| US6261855B1 (en) | Method for fabricating a semiconductor optical device | |
| JP2600588B2 (ja) | ドライエッチング用マスクの形成方法 | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| CN111370995A (zh) | 表面光栅半导体激光器及其制作方法 | |
| JPS6338279A (ja) | 半導体レーザ装置の製造方法 | |
| JPH0548215A (ja) | 半導体レーザダイオードおよびその製造方法 | |
| JP3082444B2 (ja) | 半導体レーザの製造方法 | |
| JPH08330665A (ja) | 光半導体レーザの製造方法 | |
| KR100289145B1 (ko) | Ｐｏｌｙｉｍｉｄｅ 코팅을 이용해 매몰 헤테로구조체의 레이저 다이오드를 제조하는 방법 | |
| JP2810518B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH04192515A (ja) | 半導体量子井戸箱の製造方法 | |
| JPH06252496A (ja) | 量子細線構造の形成方法 | |
| JPH0430578A (ja) | 半導体量子箱構造の製造方法 | |
| JPH02237189A (ja) | 単一波長レーザの製造方法 | |
| JPH0629619A (ja) | 半導体レーザの製造方法 | |
| JPH0824208B2 (ja) | 半導体レ−ザの製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |