JPH0429419Y2 - - Google Patents
Info
- Publication number
- JPH0429419Y2 JPH0429419Y2 JP10445084U JP10445084U JPH0429419Y2 JP H0429419 Y2 JPH0429419 Y2 JP H0429419Y2 JP 10445084 U JP10445084 U JP 10445084U JP 10445084 U JP10445084 U JP 10445084U JP H0429419 Y2 JPH0429419 Y2 JP H0429419Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- output
- disconnection
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【考案の詳細な説明】
〔考案の分野〕
本考案は、断線検出回路に関し、例えばパチン
コ台等の遊技台に設けられた玉センサ等の信号を
計数する遊技台管理装置の入力線の断線を検出す
るために用いられる断線検出回路に関する。
コ台等の遊技台に設けられた玉センサ等の信号を
計数する遊技台管理装置の入力線の断線を検出す
るために用いられる断線検出回路に関する。
最近、パチンコ店等においては、パチンコ等の
遊技台のアウト玉やセーフ玉の数、景品交換機の
取扱玉数あるいは玉貸機の売上げデータ等の店内
の各種データをコンピユータで管理することが一
般化しつつある。
遊技台のアウト玉やセーフ玉の数、景品交換機の
取扱玉数あるいは玉貸機の売上げデータ等の店内
の各種データをコンピユータで管理することが一
般化しつつある。
この場合、遊技台、景品交換機および玉貸機等
にアウト玉、セーフ玉、交換玉および貸玉の通過
を検出するスイツチ等の玉センサを設け、遊技台
管理装置では信号線すなわち計数入力線を介して
入力される各玉センサの出力を計数することによ
り各玉あるいは金額データを算出することができ
る。
にアウト玉、セーフ玉、交換玉および貸玉の通過
を検出するスイツチ等の玉センサを設け、遊技台
管理装置では信号線すなわち計数入力線を介して
入力される各玉センサの出力を計数することによ
り各玉あるいは金額データを算出することができ
る。
ところで、このような計数入力線が事故のため
断線したり、不正行為により故意に切断される
と、正しいデータが収集できないばかりでなく、
この間は現金を盗まれても探知できず、発見が遅
れて被害を被るという不都合がある。そこで、入
力線の断線を検出する必要性が生じてきた。ここ
で、断線を検出したときは警報を発生したり、印
字・表示する他、メモリに登録してデータの信頼
性低下を示したり、通信により経営者宅へ情報を
送る等、色々の処理が行なわれる。しかし、この
ような遊技台管路装置でデータ集収すべき入力点
数は非常に多いため、このような断線検出回路は
安価に実現する必要性が高い。
断線したり、不正行為により故意に切断される
と、正しいデータが収集できないばかりでなく、
この間は現金を盗まれても探知できず、発見が遅
れて被害を被るという不都合がある。そこで、入
力線の断線を検出する必要性が生じてきた。ここ
で、断線を検出したときは警報を発生したり、印
字・表示する他、メモリに登録してデータの信頼
性低下を示したり、通信により経営者宅へ情報を
送る等、色々の処理が行なわれる。しかし、この
ような遊技台管路装置でデータ集収すべき入力点
数は非常に多いため、このような断線検出回路は
安価に実現する必要性が高い。
本考案は、上述の従来形における問題点に鑑
み、遊技台管理装置等、信号線を介して２値信号
を受信する電子装置の側から信号線断線を検出す
る安価な断線検出回路を提供することを目的とす
る。
み、遊技台管理装置等、信号線を介して２値信号
を受信する電子装置の側から信号線断線を検出す
る安価な断線検出回路を提供することを目的とす
る。
本考案は、低インピーダンスの“１”レベル信
号と高インピーダンスの“０”レベル信号を発生
するスイツチ手段と、該スイツチ手段の出力信号
を伝達する信号線とを含む信号回路の断線を検出
する回路であつて、上記信号線の出力端に汎用論
理ゲート素子の入力端を接続し、上記スイツチ手
段の出力端と直流電源の高電圧側端子との間に第
１の抵抗を接続し、上記信号線の出力端と上記直
流電源の低電圧側端子との間に第２の抵抗を接続
するとともに、上記第１および第２の抵抗の分圧
比を上記スイツチ手段の出力が低レベルのときの
上記信号線の電位が上記汎用論理ゲート素子の入
力閾値電圧より高レベルであるように設定し、該
信号線の電位が該入力閾値電圧より低レベルにな
つたときの該汎用論理ゲート素子の出力レベルに
より該信号線の断線を検出することを特徴とす
る。
号と高インピーダンスの“０”レベル信号を発生
するスイツチ手段と、該スイツチ手段の出力信号
を伝達する信号線とを含む信号回路の断線を検出
する回路であつて、上記信号線の出力端に汎用論
理ゲート素子の入力端を接続し、上記スイツチ手
段の出力端と直流電源の高電圧側端子との間に第
１の抵抗を接続し、上記信号線の出力端と上記直
流電源の低電圧側端子との間に第２の抵抗を接続
するとともに、上記第１および第２の抵抗の分圧
比を上記スイツチ手段の出力が低レベルのときの
上記信号線の電位が上記汎用論理ゲート素子の入
力閾値電圧より高レベルであるように設定し、該
信号線の電位が該入力閾値電圧より低レベルにな
つたときの該汎用論理ゲート素子の出力レベルに
より該信号線の断線を検出することを特徴とす
る。
ここで、「低インピーダンスの“１”レベル信
号」とは、スイツチ手段が開閉器などを含む場合
において開閉器が閉状態となりスイツチ手段が低
インピーダンスとなつたときに出力する比較的高
レベルの信号をいう。また、「高インピーダンス
の“０”レベル信号」とは、開閉器等が開状態と
なりスイツチ手段が低インピーダンスとなつたと
きに出力する比較的低レベルの信号をいう。
号」とは、スイツチ手段が開閉器などを含む場合
において開閉器が閉状態となりスイツチ手段が低
インピーダンスとなつたときに出力する比較的高
レベルの信号をいう。また、「高インピーダンス
の“０”レベル信号」とは、開閉器等が開状態と
なりスイツチ手段が低インピーダンスとなつたと
きに出力する比較的低レベルの信号をいう。
上記構成に係る本考案によれば、抵抗分割によ
り信号線にバイアス電圧を与え、信号線の電圧が
このバイアス電圧より低レベル側へ変化したとき
を安価な汎用論理ゲート素子（例えばCMOS）
のスレツシヨルドレベル（入力閾値電圧）で検出
するようにしたため、一般のコンパレータを用い
た場合に比べ非常に安価な断線検出を実現するこ
とができる。
り信号線にバイアス電圧を与え、信号線の電圧が
このバイアス電圧より低レベル側へ変化したとき
を安価な汎用論理ゲート素子（例えばCMOS）
のスレツシヨルドレベル（入力閾値電圧）で検出
するようにしたため、一般のコンパレータを用い
た場合に比べ非常に安価な断線検出を実現するこ
とができる。
以下、図面を用いて本考案の実施例を説明す
る。
る。
第１図は本考案の１実施例に係る断線検出回路
を示す。同図において、Ｘは計数用の入力接点
で、例えばパチンコ台のアウト玉センサとしてア
ウト玉１個ごとに１回オン（閉路）する。これに
より、信号線２を介して断線検出回路１の入力端
に電圧V1の“１”レベル信号が印加される。こ
の断線検出回路１においては、ｌ間の断線を検出
するために、接点Ｘと並列に抵抗R1を接続し、
検出回路１内の抵抗R2，R3とともに、電源V1の
正極から抵抗R1，R2およびR3を介して電源V2の
負極に至る閉ループを形成している。IC1，IC2は
安価なCMOS論理ゲートICであり、ここではIC1
を断線検出用、IC2を計数用パルス出力用として
用いている。抵抗R5とコンデンサＣは接点Ｘの
チヤタリングを吸収するための積分回路である。
Ｄは電源電圧V1がIC1の定格電圧より高い場合に
IC1の入力端を保護するためのダイオードである。
を示す。同図において、Ｘは計数用の入力接点
で、例えばパチンコ台のアウト玉センサとしてア
ウト玉１個ごとに１回オン（閉路）する。これに
より、信号線２を介して断線検出回路１の入力端
に電圧V1の“１”レベル信号が印加される。こ
の断線検出回路１においては、ｌ間の断線を検出
するために、接点Ｘと並列に抵抗R1を接続し、
検出回路１内の抵抗R2，R3とともに、電源V1の
正極から抵抗R1，R2およびR3を介して電源V2の
負極に至る閉ループを形成している。IC1，IC2は
安価なCMOS論理ゲートICであり、ここではIC1
を断線検出用、IC2を計数用パルス出力用として
用いている。抵抗R5とコンデンサＣは接点Ｘの
チヤタリングを吸収するための積分回路である。
Ｄは電源電圧V1がIC1の定格電圧より高い場合に
IC1の入力端を保護するためのダイオードである。
ここで、IC1,2のスレツシヨルドレベルをVTH，
ダイオードＤの順方向電圧をVFとして V1×（R2＋R3）／R1＋R2＋R3≧（V2−VF） −(1) となるようにR1およびR2＋R3の抵抗値を設定し
ておく。
ダイオードＤの順方向電圧をVFとして V1×（R2＋R3）／R1＋R2＋R3≧（V2−VF） −(1) となるようにR1およびR2＋R3の抵抗値を設定し
ておく。
この条件は必らずしも必要ではないが、ここで
は、このように条件設定することにより、抵抗
R4を介して抵抗R2，R3に流れ込む電流を零にし
てIC2の入力電圧の計算を容易にしている。
は、このように条件設定することにより、抵抗
R4を介して抵抗R2，R3に流れ込む電流を零にし
てIC2の入力電圧の計算を容易にしている。
この時、接点Ｘ“開”時のIC2の入力電圧VIN2L
は VIN2L＝V1×R3／R1＋R2＋R3となる。
は VIN2L＝V1×R3／R1＋R2＋R3となる。
接点Ｘ“開”時のIC2の入力電圧VIN2Hは
VIN2H＝V1×R3／R2＋R3となる。
ｌ間が接続されている時のIC1の入力電圧VIN1Hは
V1×（R2＋R3）／R1＋R2＋R3≧（V2−VF）よりV2とな
る。
る。
ｌ間がいずれかで“開”になつた時のIC1の入力
電圧VIN1Lは VIN1L＝（V2−VF）×（R2＋R3）／R4＋R2＋R3＋VFと
なる。
電圧VIN1Lは VIN1L＝（V2−VF）×（R2＋R3）／R4＋R2＋R3＋VFと
なる。
ここで、
VIN2L＜VTH −(2)
VIN2H＞VTH −(3)
VIN1L＜VTH −(4)
および(1)式を満たすようにR1、R2，R3，R4を
決定すれば、検出回路１の各部の電圧は第２図の
タイムチヤートに示すようになり、IC1によつて
信号線２の断線を検出することができる。また、
IC2によつて信号線２の出力レベルを２値化すな
わちレベルシフトしているため、接点Ｘの出力を
用いる装置の入力の閾値が異なる場合も接点Ｘの
出力（特に“０”レベル）を抵抗R1でバイアス
したことに起因する誤動作を防止することができ
る。
決定すれば、検出回路１の各部の電圧は第２図の
タイムチヤートに示すようになり、IC1によつて
信号線２の断線を検出することができる。また、
IC2によつて信号線２の出力レベルを２値化すな
わちレベルシフトしているため、接点Ｘの出力を
用いる装置の入力の閾値が異なる場合も接点Ｘの
出力（特に“０”レベル）を抵抗R1でバイアス
したことに起因する誤動作を防止することができ
る。
すなわち、信号線２の電圧はｌ間正常時はV1
（接点Ｘ“開”）または V1×（R2＋R3）／R1＋R2＋R3 （接点Ｘ“開”）であり、いずれも（V2−VF）以
上であるからダイオードＤがオフしてIC1の入力
電圧VIN1H＝V2であり、IC1の出力電圧は“Ｈ”で
ある。一方、ｌ間断線時は(4)式よりIC1の入力電
圧VIN1Lがスレツシヨルド電圧VTHより低くなり、
IC1の出力電圧は“Ｌ”となつて断線検出出力と
なる。
（接点Ｘ“開”）または V1×（R2＋R3）／R1＋R2＋R3 （接点Ｘ“開”）であり、いずれも（V2−VF）以
上であるからダイオードＤがオフしてIC1の入力
電圧VIN1H＝V2であり、IC1の出力電圧は“Ｈ”で
ある。一方、ｌ間断線時は(4)式よりIC1の入力電
圧VIN1Lがスレツシヨルド電圧VTHより低くなり、
IC1の出力電圧は“Ｌ”となつて断線検出出力と
なる。
IC2は、ｌ間正常時は入力電圧が接点Ｘの“開”
“閉”に応じて式(2)，(3)に示すように変化し、し
たがつて電圧０の“Ｌ”レベル信号と電圧V2の
“Ｈ”レベル信号を発生する。なお、ｌ間断線時
は信号線２の電圧がｌ間に断線がない場合の接点
Ｘ“開”電圧より充分に低いからIC2の入力は
VIN2Lより低く、したがつて出力電圧は“Ｌ”レ
ベルとなる。
“閉”に応じて式(2)，(3)に示すように変化し、し
たがつて電圧０の“Ｌ”レベル信号と電圧V2の
“Ｈ”レベル信号を発生する。なお、ｌ間断線時
は信号線２の電圧がｌ間に断線がない場合の接点
Ｘ“開”電圧より充分に低いからIC2の入力は
VIN2Lより低く、したがつて出力電圧は“Ｌ”レ
ベルとなる。
なお、接点Ｘの代りにゲート回路やコンパレー
タ等の“Ｌ”レベルで電流を吸い込む素子を用い
る場合は、第３図に示すようにダイオードD2を
接続して“Ｌ”レベルの電流を阻止し“Ｈ”レベ
ルでのみ電流が流れるようにすることにより本考
案を適用することができる。
タ等の“Ｌ”レベルで電流を吸い込む素子を用い
る場合は、第３図に示すようにダイオードD2を
接続して“Ｌ”レベルの電流を阻止し“Ｈ”レベ
ルでのみ電流が流れるようにすることにより本考
案を適用することができる。
第１図は本考案の１実施例に係る断線検出回路
の回路図、第２図は第１図の回路各部の動作を示
すタイムチヤート、第３図は本考案の他の実施例
を示すスイツチ部分の回路図である。 １……断線検出回路、２……信号線、Ｘ……接
点、R1，R2，R3……抵抗、IC1……汎用論理ゲー
ト素子、V1，V2……直流電源。
の回路図、第２図は第１図の回路各部の動作を示
すタイムチヤート、第３図は本考案の他の実施例
を示すスイツチ部分の回路図である。 １……断線検出回路、２……信号線、Ｘ……接
点、R1，R2，R3……抵抗、IC1……汎用論理ゲー
ト素子、V1，V2……直流電源。
Claims (1)
- 【実用新案登録請求の範囲】 １ 低インピーダンス時に高レベル信号を発生し
高インピーダンス時に低レベル信号を発生する
スイツチ手段と、該スイツチ手段の出力信号を
伝達する信号線とを含む信号回路の断線を検出
する回路であつて、上記信号線の出力端に汎用
論理ゲート素子の入力端を接続し、上記スイツ
チ手段の出力端と直流電源の高電圧側端子との
間に第１の抵抗を接続し、上記信号線の出力端
と上記直流電源の低電圧側端子との間に第２の
抵抗を接続するとともに、上記第１および第２
の抵抗の分圧比を上記スイツチ手段の出力が低
レベルのときの上記信号線の電位が上記汎用論
理ゲート素子の入力閾値電圧より高レベルであ
るように設定し、該信号線の電位が該入力閾値
電圧より低レベルになつたときの該汎用論理ゲ
ート素子の出力レベルにより該信号線の断線を
検出することを特徴とする断線検出回路。 ２ 前記スイツチ手段が、前記直流電源の高電圧
側端子に一端を接続された電気接点である実用
新案登録請求の範囲第１項記載の断線検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10445084U JPS6121982U (ja) | 1984-07-12 | 1984-07-12 | 断線検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10445084U JPS6121982U (ja) | 1984-07-12 | 1984-07-12 | 断線検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6121982U JPS6121982U (ja) | 1986-02-08 |
| JPH0429419Y2 true JPH0429419Y2 (ja) | 1992-07-16 |
Family
ID=30663801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10445084U Granted JPS6121982U (ja) | 1984-07-12 | 1984-07-12 | 断線検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6121982U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0190355U (ja) * | 1987-12-05 | 1989-06-14 |
-
1984
- 1984-07-12 JP JP10445084U patent/JPS6121982U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6121982U (ja) | 1986-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4255748A (en) | Bus fault detector | |
| JP2542618Y2 (ja) | 車載用負荷状態検知駆動装置 | |
| US4513233A (en) | Pulse monitor circuit for use as a fan speed monitor | |
| JPH0429419Y2 (ja) | ||
| CN210640867U (zh) | 一种红外光电开关信号的转换装置及系统 | |
| JPH0142054Y2 (ja) | ||
| EP0873569B1 (en) | Switch status sensor | |
| JPH0143650Y2 (ja) | ||
| CN215728607U (zh) | 座椅检测电路及车辆检测系统 | |
| JP2684062B2 (ja) | センサの異常検出回路 | |
| JP3295486B2 (ja) | パルス受信回路 | |
| JPS6010000Y2 (ja) | 可搬式ｃｍｏｓメモリ装置 | |
| JP3060784B2 (ja) | 制御装置の断線検出装置 | |
| JPH0418283Y2 (ja) | ||
| JPH062113Y2 (ja) | 液面リレー | |
| JP2001007741A (ja) | 差動伝送路の断線検出回路 | |
| JPH0229985Y2 (ja) | ||
| JPS5813955B2 (ja) | カサイジユシンキ | |
| JPH0756521Y2 (ja) | デジタル信号送信装置の誤動作防止回路 | |
| JPH0775365B2 (ja) | 極性検出回路 | |
| JPH0734380Y2 (ja) | 回転検出センサ | |
| JP2731270B2 (ja) | 網制御装置 | |
| JPH01199294A (ja) | ガス検針自動通報装置 | |
| JPS6051316A (ja) | 半導体集積回路 | |
| JPS6226071B2 (ja) |