JPH04294430A - マイクロコンピュータのデータモニタ装置 - Google Patents
マイクロコンピュータのデータモニタ装置Info
- Publication number
- JPH04294430A JPH04294430A JP3058694A JP5869491A JPH04294430A JP H04294430 A JPH04294430 A JP H04294430A JP 3058694 A JP3058694 A JP 3058694A JP 5869491 A JP5869491 A JP 5869491A JP H04294430 A JPH04294430 A JP H04294430A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- address
- microcomputer
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータの
データモニタ装置に関し、特にＣＰＵの負担を軽減する
為にソフトウェア等によらないでデータをモニタする技
術に関する。
データモニタ装置に関し、特にＣＰＵの負担を軽減する
為にソフトウェア等によらないでデータをモニタする技
術に関する。
【０００２】
【従来の技術】従来、マイクロコンピュータ（以後、マ
イコンと記す）において、例えばＲＯＭ、ＲＡＭ、各イ
ンタフェース等とＣＰＵとの間で入出力されているデー
タをモニタするマイコンのデータモニタ装置が知られて
いる。このデータモニタ装置では、ＣＰＵからのアドレ
スバス、データバスをマイコンの外部に配線し、アドレ
スバス、データバス上に出力されたデータを例えば非同
期式またはクロック同期式のシリアルインタフェースを
介してマイコンの外部に出力してアドレスバス、データ
バス上のデータを観察する。またデータをＣＰＵから出
力するには、前記シリアルインタフェースへの出力先ポ
ートを指定してからシリアルインタフェースの出力レジ
スタにデータを出力するが、これはマイコンのＣＰＵで
ソフトウェア及びファームウェアを実行することにより
行われる。
イコンと記す）において、例えばＲＯＭ、ＲＡＭ、各イ
ンタフェース等とＣＰＵとの間で入出力されているデー
タをモニタするマイコンのデータモニタ装置が知られて
いる。このデータモニタ装置では、ＣＰＵからのアドレ
スバス、データバスをマイコンの外部に配線し、アドレ
スバス、データバス上に出力されたデータを例えば非同
期式またはクロック同期式のシリアルインタフェースを
介してマイコンの外部に出力してアドレスバス、データ
バス上のデータを観察する。またデータをＣＰＵから出
力するには、前記シリアルインタフェースへの出力先ポ
ートを指定してからシリアルインタフェースの出力レジ
スタにデータを出力するが、これはマイコンのＣＰＵで
ソフトウェア及びファームウェアを実行することにより
行われる。
【０００３】
【発明が解決しようとする課題】ところで、従来のマイ
コンのデータモニタ装置では、データをシリアルインタ
フェースの出力レジスタに入力する必要があるが、これ
はソフトウェア及びファームウェア制御である為、ＣＰ
Ｕの負担が増大し、また外部にデータを出力する転送ス
ピードも遅くなる。またアドレスバス、データバスをマ
イコンの外部まで配線するので、入出力ピン数が余分に
必要となり、また例えばワンチップ・マイコン等のよう
にアドレスバス、データバスが外部に出ていないような
ものではデータをモニタすることが出来ない。
コンのデータモニタ装置では、データをシリアルインタ
フェースの出力レジスタに入力する必要があるが、これ
はソフトウェア及びファームウェア制御である為、ＣＰ
Ｕの負担が増大し、また外部にデータを出力する転送ス
ピードも遅くなる。またアドレスバス、データバスをマ
イコンの外部まで配線するので、入出力ピン数が余分に
必要となり、また例えばワンチップ・マイコン等のよう
にアドレスバス、データバスが外部に出ていないような
ものではデータをモニタすることが出来ない。
【０００４】本発明ではこのような従来の課題に鑑みて
なされたもので、ＣＰＵに負担させないでデータをモニ
タするマイクロコンピュータのデータモニタ装置を提供
することを目的とする。
なされたもので、ＣＰＵに負担させないでデータをモニ
タするマイクロコンピュータのデータモニタ装置を提供
することを目的とする。
【０００５】
【課題を解決するための手段】このため本発明は、マイ
クロコンピュータのアドレスバス、データバス上のデー
タをモニタするマイクロコンピュータのデータモニタ装
置において、前記バス上のデータからモニタするデータ
を入力して格納するバッファと、該バッファからパラレ
ルデータを入力しシリアルデータに変換して出力するパ
ラレル−シリアル変換器と、モニタするデータのアドレ
ス値を予め設定し、設定したアドレス値と前記バス上の
アドレス値とを比較判定し、モニタするデータであると
判定した時前記バッファにモニタデータを格納させ、格
納されたモニタデータを前記パラレル−シリアル変換器
に出力させる制御回路と、を前記マイクロコンピュータ
に内蔵させた。
クロコンピュータのアドレスバス、データバス上のデー
タをモニタするマイクロコンピュータのデータモニタ装
置において、前記バス上のデータからモニタするデータ
を入力して格納するバッファと、該バッファからパラレ
ルデータを入力しシリアルデータに変換して出力するパ
ラレル−シリアル変換器と、モニタするデータのアドレ
ス値を予め設定し、設定したアドレス値と前記バス上の
アドレス値とを比較判定し、モニタするデータであると
判定した時前記バッファにモニタデータを格納させ、格
納されたモニタデータを前記パラレル−シリアル変換器
に出力させる制御回路と、を前記マイクロコンピュータ
に内蔵させた。
【０００６】
【作用】上記の構成によれば、制御回路にはモニタする
データのアドレス値を予め設定しておく。制御回路は設
定したアドレス値とバス上のアドレス値とを比較判定し
、モニタするデータであると判定した時、バス上のパラ
レルデータがモニタデータとして前記バッファに格納さ
れる。格納されたパラレルのモニタデータは制御回路の
制御によりパラレル−シリアル変換器に出力され、パラ
レル−シリアル変換器でシリアルデータに変換されて出
力される。このデータモニタ装置はマイクロコンピュー
タに内蔵されているのでＣＰＵの負担なしに、しかもリ
アルタイムでデータをモニタすることが可能となる。 またシリアルデータでマイクロコンピュータの外部に出
力されるので外部出力端子が少なくなる。
データのアドレス値を予め設定しておく。制御回路は設
定したアドレス値とバス上のアドレス値とを比較判定し
、モニタするデータであると判定した時、バス上のパラ
レルデータがモニタデータとして前記バッファに格納さ
れる。格納されたパラレルのモニタデータは制御回路の
制御によりパラレル−シリアル変換器に出力され、パラ
レル−シリアル変換器でシリアルデータに変換されて出
力される。このデータモニタ装置はマイクロコンピュー
タに内蔵されているのでＣＰＵの負担なしに、しかもリ
アルタイムでデータをモニタすることが可能となる。 またシリアルデータでマイクロコンピュータの外部に出
力されるので外部出力端子が少なくなる。
【０００７】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。本実施例を示す図１において、マイコンのＣＰ
Ｕ１はパラレルデータ転送用のデータバスＤとアドレス
バスＡ、及びリード／ライトモード信号転送用の制御信
号線Ｓを介して、例えば図示しないＲＯＭ、ＲＡＭ、入
出力インタフェース等と接続し、ＣＰＵ１は前記データ
、信号の入出力を行う。データモニタ装置はマイコンに
内蔵され、そのデータモニタ装置は、モニタするアドレ
スバスＡ上のアドレスデータを入力して格納するＦＩＦ
Ｏ型バッファ・レジスタであるアドレスキュー２と、モ
ニタするデータバスＤ上のデータを入力して格納する同
じくＦＩＦＯ型バッファ・レジスタであるデータキュー
３と、アドレスキュー２、データキュー３に格納された
其々のデータを入力しパラレルデータをシリアルデータ
、シリアルクロック信号、制御信号に変換し、例えばＲ
Ｓ−４２２等の転送方式で転送速度１Ｍｂｉｔ／ｓｅｃ
以上で出力するパラレル−シリアル変換器（図中、Ｐ−
Ｓ変換器と記す）４と、予め設定されたアドレス値等を
格納するモニタ下限アドレスレジスタ、モニタ上限アド
レスレジスタ、モニタ制御レジスタを有し、前記各レジ
スタの値とアドレスバスＡ上のアドレス値、制御信号線
Ｓ上の信号とを比較判定し、判定結果に基づいてアドレ
スバスＡ、データバスＤ上のデータを其々アドレスキュ
ー２、データキュー３へ格納させると共に、アドレスキ
ュー２、データキュー３に格納されたデータをパラレル
−シリアル変換器４へ出力させる制御回路５と、から構
成されている。
明する。本実施例を示す図１において、マイコンのＣＰ
Ｕ１はパラレルデータ転送用のデータバスＤとアドレス
バスＡ、及びリード／ライトモード信号転送用の制御信
号線Ｓを介して、例えば図示しないＲＯＭ、ＲＡＭ、入
出力インタフェース等と接続し、ＣＰＵ１は前記データ
、信号の入出力を行う。データモニタ装置はマイコンに
内蔵され、そのデータモニタ装置は、モニタするアドレ
スバスＡ上のアドレスデータを入力して格納するＦＩＦ
Ｏ型バッファ・レジスタであるアドレスキュー２と、モ
ニタするデータバスＤ上のデータを入力して格納する同
じくＦＩＦＯ型バッファ・レジスタであるデータキュー
３と、アドレスキュー２、データキュー３に格納された
其々のデータを入力しパラレルデータをシリアルデータ
、シリアルクロック信号、制御信号に変換し、例えばＲ
Ｓ−４２２等の転送方式で転送速度１Ｍｂｉｔ／ｓｅｃ
以上で出力するパラレル−シリアル変換器（図中、Ｐ−
Ｓ変換器と記す）４と、予め設定されたアドレス値等を
格納するモニタ下限アドレスレジスタ、モニタ上限アド
レスレジスタ、モニタ制御レジスタを有し、前記各レジ
スタの値とアドレスバスＡ上のアドレス値、制御信号線
Ｓ上の信号とを比較判定し、判定結果に基づいてアドレ
スバスＡ、データバスＤ上のデータを其々アドレスキュ
ー２、データキュー３へ格納させると共に、アドレスキ
ュー２、データキュー３に格納されたデータをパラレル
−シリアル変換器４へ出力させる制御回路５と、から構
成されている。
【０００８】次に動作を説明する。制御回路５のモニタ
下限アドレスレジスタにはモニタするアドレスの下限値
を、またモニタ上限アドレスレジスタには上限値を、そ
してモニタ制御レジスタにはリード／ライトモードを指
定しておく。またアドレス値は１つだけ指定してモニタ
するデータを特定することも出来る。そしてＣＰＵ１の
レジスタ等にデータの出力先を指定しておくことにより
ＣＰＵ１の内部データはＣＰＵ１からアドレスバスＡ、
データバスＤ、制御線Ｓに出力される。アドレスバスＡ
上のパラレルのアドレスデータ及び制御信号のモードは
制御回路５で指定されたアドレス値の下限値、上限値及
びモード信号と比較され、下限値から上限値までの範囲
内であり指定したモードであると判定されるとアドレス
バス、データバス上のデータがラッチされて其々アドレ
スキュー２、データキュー３に入力され格納される。こ
の格納された其々のパラレルデータは制御回路５により
パラレル−シリアル変換器４に出力されシリアルデータ
に変換されてシリアルクロック、制御信号と共に外部出
力端子を介してマイコンの外部に転送される。この転送
に用いられているＲＳ−４２２転送方式では、外部出力
端子は３本と少なく、また転送速度も１Ｍｂｉｔ／ｓｅ
ｃ以上であり高速である。そしてパラレル−シリアル変
換器４からマイコンの外部に出力されたシリアルデータ
、シリアルクロック、制御信号は例えばゲートアレイ等
を使用した図示しない専用の受信及び表示装置で表示さ
れてアドレスバスＡ、データバスＤ上のデータのモニタ
が行われる。
下限アドレスレジスタにはモニタするアドレスの下限値
を、またモニタ上限アドレスレジスタには上限値を、そ
してモニタ制御レジスタにはリード／ライトモードを指
定しておく。またアドレス値は１つだけ指定してモニタ
するデータを特定することも出来る。そしてＣＰＵ１の
レジスタ等にデータの出力先を指定しておくことにより
ＣＰＵ１の内部データはＣＰＵ１からアドレスバスＡ、
データバスＤ、制御線Ｓに出力される。アドレスバスＡ
上のパラレルのアドレスデータ及び制御信号のモードは
制御回路５で指定されたアドレス値の下限値、上限値及
びモード信号と比較され、下限値から上限値までの範囲
内であり指定したモードであると判定されるとアドレス
バス、データバス上のデータがラッチされて其々アドレ
スキュー２、データキュー３に入力され格納される。こ
の格納された其々のパラレルデータは制御回路５により
パラレル−シリアル変換器４に出力されシリアルデータ
に変換されてシリアルクロック、制御信号と共に外部出
力端子を介してマイコンの外部に転送される。この転送
に用いられているＲＳ−４２２転送方式では、外部出力
端子は３本と少なく、また転送速度も１Ｍｂｉｔ／ｓｅ
ｃ以上であり高速である。そしてパラレル−シリアル変
換器４からマイコンの外部に出力されたシリアルデータ
、シリアルクロック、制御信号は例えばゲートアレイ等
を使用した図示しない専用の受信及び表示装置で表示さ
れてアドレスバスＡ、データバスＤ上のデータのモニタ
が行われる。
【０００９】かかる構成によれば、モニタするデータを
アドレスバスＡ、データバスＤ上でラッチして格納し、
パラレル−シリアル変換して出力するハードウェアをマ
イコン内部に設けることにより、ソフトウェア及びファ
ームウェア等によらなくてもデータのモニタを行うこと
が出来、ＣＰＵの負担が軽減し、しかもリアルタイムで
データのモニタを行うことが出来る。またマイコンの外
部には、ＲＳ−４２２で、転送速度を１Ｍｂｉｔ／ｓｅ
ｃで転送することにより、外部出力端子が３本と少なく
また高速でデータ転送される。またこのデータモニタ装
置がマイコンに内蔵されている為、対ノイズ性が向上し
、バス情報が外部にないワンチップ・マイコンでも内蔵
することにより内部データの観察が可能となる。
アドレスバスＡ、データバスＤ上でラッチして格納し、
パラレル−シリアル変換して出力するハードウェアをマ
イコン内部に設けることにより、ソフトウェア及びファ
ームウェア等によらなくてもデータのモニタを行うこと
が出来、ＣＰＵの負担が軽減し、しかもリアルタイムで
データのモニタを行うことが出来る。またマイコンの外
部には、ＲＳ−４２２で、転送速度を１Ｍｂｉｔ／ｓｅ
ｃで転送することにより、外部出力端子が３本と少なく
また高速でデータ転送される。またこのデータモニタ装
置がマイコンに内蔵されている為、対ノイズ性が向上し
、バス情報が外部にないワンチップ・マイコンでも内蔵
することにより内部データの観察が可能となる。
【００１０】
【発明の効果】以上説明したように本発明によれば、制
御回路で設定されたアドレス値とバス上のアドレス値と
を比較判定し、判定結果に基づいてモニタデータをバッ
ファに格納しパラレル−シリアル変換して出力するデー
タモニタ装置をマイクロコンピュータに内蔵したことに
よりソフトウェア及びファームウェアによらないで内部
データをモニタするのでＣＰＵの負担が軽減し、しかも
リアルタイムでモニタすることが出来、対ノイズ性も向
上する。またバス情報が外部にないワンチップ・マイコ
ンでもこのデータモニタ装置を内蔵することにより内部
データの観察が可能となる。またシリアルデータでマイ
クロコンピュータの外部に出力されるので外部出力端子
が少なくなる。
御回路で設定されたアドレス値とバス上のアドレス値と
を比較判定し、判定結果に基づいてモニタデータをバッ
ファに格納しパラレル−シリアル変換して出力するデー
タモニタ装置をマイクロコンピュータに内蔵したことに
よりソフトウェア及びファームウェアによらないで内部
データをモニタするのでＣＰＵの負担が軽減し、しかも
リアルタイムでモニタすることが出来、対ノイズ性も向
上する。またバス情報が外部にないワンチップ・マイコ
ンでもこのデータモニタ装置を内蔵することにより内部
データの観察が可能となる。またシリアルデータでマイ
クロコンピュータの外部に出力されるので外部出力端子
が少なくなる。
【図１】 本発明の一実施例を示すブロック図
１ ＣＰＵ
２ アドレスキュー
３ データキュー
４ パラレル−シリアル変換器
５ 制御回路
Claims (1)
- 【請求項１】マイクロコンピュータのアドレスバス、デ
ータバス上のデータをモニタするマイクロコンピュータ
のデータモニタ装置において、前記バス上のデータから
モニタするデータを入力して格納するバッファと、該バ
ッファからパラレルデータを入力しシリアルデータに変
換して出力するパラレル−シリアル変換器と、モニタす
るデータのアドレス値を予め設定し、設定したアドレス
値と前記バス上のアドレス値とを比較判定し、モニタす
るデータであると判定した時前記バッファにモニタデー
タを格納させ、格納されたモニタデータを前記パラレル
−シリアル変換器に出力させる制御回路と、を前記マイ
クロコンピュータに内蔵させたことを特徴とするマイク
ロコンピュータのデータモニタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3058694A JPH04294430A (ja) | 1991-03-22 | 1991-03-22 | マイクロコンピュータのデータモニタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3058694A JPH04294430A (ja) | 1991-03-22 | 1991-03-22 | マイクロコンピュータのデータモニタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04294430A true JPH04294430A (ja) | 1992-10-19 |
Family
ID=13091649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3058694A Pending JPH04294430A (ja) | 1991-03-22 | 1991-03-22 | マイクロコンピュータのデータモニタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04294430A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6421795B2 (en) | 1997-07-29 | 2002-07-16 | Nec Corporation | Integrated circuit device and its control method |
| US6445205B1 (en) | 1998-11-26 | 2002-09-03 | Telefonaktiebolaget Lm Ericsson | Method of testing integrated circuits |
-
1991
- 1991-03-22 JP JP3058694A patent/JPH04294430A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6421795B2 (en) | 1997-07-29 | 2002-07-16 | Nec Corporation | Integrated circuit device and its control method |
| US6445205B1 (en) | 1998-11-26 | 2002-09-03 | Telefonaktiebolaget Lm Ericsson | Method of testing integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05204820A (ja) | マイクロプロセッサ、処理システム、およびバスインタフェース | |
| JPH04294430A (ja) | マイクロコンピュータのデータモニタ装置 | |
| JP2005258580A (ja) | データ転送制御装置及び電子機器 | |
| JPS61125665A (ja) | 直列データ・リンクと入出力端末装置をインターフェースするアダプタ | |
| CN100370803C (zh) | 用于延时视频行数据的设备及其方法 | |
| JP2003177859A (ja) | 操作キー入力制御装置 | |
| JP2849115B2 (ja) | 半導体メモリデバイス，通信制御ｌｓｉ及び通信制御システム | |
| KR100222183B1 (ko) | Pci-버스와 y-버스간의 인터페이스 콘트롤장치 | |
| JP3086135B2 (ja) | データ信号の観測方法 | |
| JPS5864529A (ja) | 計算機システムの入出力制御装置 | |
| JPS5923659A (ja) | デ−タ伝送制御装置 | |
| JP2588042B2 (ja) | データ処理回路 | |
| JP2885082B2 (ja) | シグナルコンディショナー | |
| JP2563807B2 (ja) | ダイレクトメモリアクセス制御回路 | |
| JPH0573260A (ja) | アクセス切替方法 | |
| JPS63263949A (ja) | 同期端局試験器 | |
| JPH04314157A (ja) | 通信装置 | |
| JPH04260903A (ja) | プログラマブルコントローラ | |
| JPH07244633A (ja) | インタフェース装置 | |
| JPH0612316A (ja) | 画像メモリデータの並列−直列変換回路 | |
| JPS5882335A (ja) | デ−タ入力装置 | |
| JPS58182747A (ja) | デジタルデ−タ直並列変換回路 | |
| JPS62175852A (ja) | レジスタアクセス装置 | |
| JPS6370285A (ja) | 画面分割表示回路 | |
| JPH0581166A (ja) | データ転送制御装置および該装置を備えたシステム |