JPH04296027A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04296027A
JPH04296027A JP4004953A JP495392A JPH04296027A JP H04296027 A JPH04296027 A JP H04296027A JP 4004953 A JP4004953 A JP 4004953A JP 495392 A JP495392 A JP 495392A JP H04296027 A JPH04296027 A JP H04296027A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
manufacturing
spacer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4004953A
Other languages
English (en)
Other versions
JP2554222B2 (ja
Inventor
Henricus G R Maas
ヘンリカス　ホデフリダス　ラファエル　マース
Armand Pruijmboom
アルマンド　プルエイムブーム
Peter H Kranen
ペテル　ヘンリカス　クラネン
Rooij-Mulder Johanna M L Van
ヨハネス　マリア　ランベルティナ　ファン　ルー　エイ−ムルデル
Iersel-Schiffmacher Marguerite Maria C Van
マルフエリテ　マリア　カサリナ　ファン　イエルセル−スヒフマヒエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH04296027A publication Critical patent/JPH04296027A/ja
Application granted granted Critical
Publication of JP2554222B2 publication Critical patent/JP2554222B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/051—Manufacture or treatment of vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/051—Manufacture or treatment of vertical BJTs
    • H10D10/054—Forming extrinsic base regions on silicon substrate after insulating device isolation in vertical BJTs having single crystalline emitter, collector or base regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/102—Mask alignment

Landscapes

  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体本体の表面上に
第１層の層部分を形成し、このアセンブリの全体上に、
スペーサを形成する第２層を被覆し、前記の層部分上よ
りもこの層部分に隣接する個所の方が厚肉となっている
マスク層を用いて、前記の層部分と形成すべきスペーサ
との上に位置する第２層の一部分、少なくともその頂部
層においてエッチング抵抗を高める処理を行ない、この
処理を行なわなかった第２層の部分をこの処理を行なっ
た部分に対して選択的に腐食除去してスペーサを形成す
る半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】スペーサを前記の層部分の縁部に沿って
自己位置決め方法で形成するこのような方法は特願昭６
１−１２９８３２号明細書から既知である。この既知の
方法によれば、マスク層を設けた後、全表面に亘ってイ
オン注入を行なっている。この目的の為に、イオンが前
記の層部分上のマスク層を貫通し且つ頂部層に浸入し、
一方この層部分に隣接し、より厚肉になっているマスク
層にイオンが留まるようなエネルギーが用いられている
。次に、トリフルオロメタン中で、頂部層のドーピング
されていない部分をドーピングされた部分に対して選択
的に腐食除去し、エッチングマスクを形成している。
【０００３】
【発明が解決しようとする課題】しかし、上述した既知
の方法には、満足な結果を得る為にはマスク用のホトレ
ジスト層を前記の層部分の全体上でほぼ均一の厚さとす
る必要があるが、実際にはしばしばこのようにならない
という欠点がある。その理由は多くの場合、ホトレジス
ト層は前記の層部分の中心から縁部に向かって除々に薄
肉となる為である。更に、ホトレジスト層の正確な厚さ
変化は種々の要因、特に装置の形状に依存し、従って良
好に調整しえない。頂部層に所望のエッチング抵抗を与
える為に前記の層部分上のあらゆる個所で、特に形成す
べきスペーサの領域ではイオン注入が主として頂部層で
終了するようにイオン注入を行なうことは、上述したよ
うな厚さの変化の結果として実際にしばしば不可能とな
る。
【０００４】本発明の目的は特に、良好に調整可能で再
現性のある前述した種類の方法を提供せんとするにある
。
【０００５】
【課題を解決するための手段】本発明は、半導体本体の
表面上に第１層の層部分を形成し、このアセンブリの全
体上に、スペーサを形成する第２層を被覆し、前記の層
部分上よりもこの層部分に隣接する個所の方が厚肉とな
っているマスク層を用いて、前記の層部分と形成すべき
スペーサとの上に位置する第２層の一部分、少なくとも
その頂部層においてエッチング抵抗を高める処理を行な
い、この処理を行なわなかった第２層の部分をこの処理
を行なった部分に対して選択的に腐食除去してスペーサ
を形成する半導体装置の製造方法において、前記の処理
を行なう前に、前記の層部分と形成すべきスペーサとの
上に位置する第２層の部分の領域におけるマスク層が少
なくとも殆ど完全に消滅するまでマスク層を少なくとも
殆どその全表面に亘って腐食除去するも、前記の領域に
隣接する領域ではマスク層の下側の第２層の部分が前記
の処理に対して保護されるのに充分厚肉にマスク層を残
存させることを特徴とする。
【０００６】本発明によれば、エッチング抵抗を高める
処理を前記の層部分上の頂部層が露出されるまで行なわ
ない為、エッチングマスクの形成に悪影響を及ぼすマス
ク層の厚さの変化を本来的に生じることがなくなる。従
って、本発明による方法は既知の方法よりも可成り臨界
的でなくなる。
【０００７】本発明の方法の特定例では、前記の層部分
及び第２層は、第２層が実際上その垂直部分で前記の層
部分の縁部に隣接するように設け、前記のマスク層はそ
の表面が第２層の垂直部分の位置レベルとなるまで腐食
除去する。このようにすると、後に図面につき詳細に説
明するように、マスク層の腐食除去の変動がスペーサの
幅に影響を及ぼすということがなくなる。従って、スペ
ーサの位置のみならず幅も自己位置決め法で正確に決定
することもできる。
【０００８】第２層として１つの層を用いる場合には、
その材料は形成すべきスペーサに対して適したものとす
る必要があるもこの材料のエッチング抵抗を適切に増大
させる必要もある。このようにすると第２層に対する材
料選択が制限される。この選択の自由度を高める為には
、第２層を形成するのにまず最初に第１材料の基部層を
、次にこの第１材料とは異なる第２材料の頂部層を設け
る。この場合、頂部層としてエッチング抵抗を高めうる
材料を用い、基部層の材料としてはスペーサを形成する
のに最適なものを用いることができる。
【０００９】
【実施例】図面は線図的なもので、実際のものに正比例
して描いていない。図面中の対応する部分にはできるだ
け同じ符号を付してあり、同じ導電型の半導体領域には
同じ方向の斜線を付してある。
【００１０】第１実施例（図１参照）では、出発点を、
珪素のｐ型基板１上にエピタキシアル成長されたｎ型珪
素層２を有する半導体本体とする。基板１の表面には局
部的に予め比較的多量にｎ型のドーピングをしており、
従ってエピタキシアル成長中基板と珪素層２との間の界
面に、比較的多量にドーピングされたｎ型埋め込み層３
が形成されている。次に、通常のようにして局部酸化に
よりフィールド酸化物領域４を設け、珪素層２に局部的
に多量にｎ型のドーピングを行なってコレクタ接点領域
５を形成し、図１の構造を得る。フィールド酸化物領域
４は後の行程でトランジスタが形成される珪素層の活性
領域２Ａを囲んでいる。
【００１１】次に、酸化珪素層６及び多結晶珪素層７を
気相堆積（ＣＶＤ）により順次に設ける（図２参照）。 この場合、珪素層７にイオン注入によりｐ型ドーピング
を行なう。所望に応じこの珪素層にはその形成中ではな
く形成後にドーピングを行なうこともできる。
【００１２】珪素層７上にはホトレジスト層を設け、こ
のホトレジスト層から露光及び現像により通常のように
してエッチングマスク８を形成する。このマスク８によ
り層７からベース接続部を形成し、その後酸化珪素層６
の露出部分を除去する（図３参照）。
【００１３】表面を完全に清浄とし、いかなる自然の酸
化物をも除去した後、比較的薄肉なｐ型ベース１１を設
ける（図４ａ参照）。この場合、この目的の為に、硼素
含有雰囲気中での気相堆積（ＣＶＤ）によりアセンブリ
全体に薄肉のｐ型珪素層を被覆する（図４ａ参照）。使
用する堆積技術によっては、形成された層が、少なくと
もこの層がエピタキシアル層２と接触する領域で、所望
の単結晶構造を有するようにすることができる。
【００１４】分子線エピタキシアル成長（ＭＢＥ）のよ
うな他の成長技術におけるように、ＣＶＤを用いて明確
に画成された高ドーピング濃度の極めて薄肉な層を形成
することができる。従って、本例で形成されたベースの
厚さは５０ｎｍ以下であり、平均硼素濃度は約２×１０
１８ｃｍ−３である。このような層は、スイッチング速
度が極めて速くその結果利得が極めて高くなりうるバイ
ポーラトランジスタのベースにとって特に有効である。 しかし、例えば珪素−ゲルマニウムのような他の半導体
材料や或いは例えば金属のような非半導体材料をも珪素
の代わりにベースに対して用いることができる。
【００１５】更に、気相堆積を用いることにより、極め
て良好な段部の被覆を達成しうるという利点が得られる
。本例におけるベース１１はベース接続体７の側面及び
表面上を延在する連続層を形成する。従って、ベース接
続体７と堆積されたベース１１との間の信頼的な接触が
他の手段を講じることなく達成される。
【００１６】ベースを分子線エピタキシアル成長（ＭＢ
Ｅ）により設けた他の実施例では、ベース接続体７とベ
ース１１との間を接触せしめる為に図３の行程に続いて
図４ｂ及び４ｃの行程を行なうことができる。この場合
ベースを設ける前にｐ型ドーピングを行なった多結晶珪
素層をアセンブリ全体に被覆し、この多結晶珪素層から
、通常のようにして異方性エッチングによりベース接続
体の側部に沿ってスペーサ７Ａを形成する。次に、スペ
ーサ７Ａを完全に被覆する比較的薄肉の窒化珪素層９を
設ける。この窒化珪素層９の水平部分を異方性エッチン
グにより除去する。しかし、スペーサ７Ａ上の部分９Ｂ
はそのまま残す（図４ｃ参照）。
【００１７】次に表面を全体に亘り清浄とし、その後分
子線エピタキシアル成長によりベースを成長させる（図
４ｃ参照）。窒化物層部分９Ｂはその下側のスペーサ７
Ａを保護する。このような保護層部分がないと、ベース
１１の形成中にスペーサ７Ａが腐食され、完全に消滅し
てしまう場合もあるということを確かめた。
【００１８】分子線エピタキシアル成長による不完全な
段部被覆の為に、この場合のベース１１はベース接続体
７，７Ａの側壁上に位置しない。しかしこれとは対照的
に、拡散によりスペーサから半導体本体中に形成された
ベース接点領域７Ｂを介して接触が達成される。他の製
造行程は、ベースをＣＶＤにより設ける実施例の行程と
相違しない為、この実施例を参照して以下に説明する。
【００１９】ベース１１を下側のベース接続体７及び酸
化物層６と一緒に既知のようにしてパターン化した後、
本発明によれば完全な自己位置決め方法で酸化珪素のス
ペーサをベース接続体７の縁部に沿って形成する。この
目的の為に、図５を参照するに、アセンブリ全体に約４
００ｎｍ　の厚さの酸化珪素の基部層１３と約２００ｎ
ｍ　の厚さの多結晶珪素の頂部層１４とを被覆する。こ
れらの双方の層は例えば気相堆積により通常のようにし
て設けることができる。次に全表面上に約１０００ｎｍ
の厚さのホトレジストより成るマスク層１５を設ける。
【００２０】ホトレジストには比較的粘性がある為、例
えば珪素層７の異なる部分間のような表面中の凹凸が少
なくとも部分的に平坦化される。従って、ホトレジスト
層１５の厚さは珪素層７の部分上よりもこれら部分間で
厚くなる。
【００２１】マスク層１５を設けた後、本発明によれば
このマスク層１５をその全表面に亘ってエッチングする
。この処理は、マスク層１５が少なくとも珪素層部分７
上で殆ど消滅するまで続ける。この場合、マスク層１５
の厚さがもともと厚かった個所でマスク層の一部分が残
存する（図６参照）。
【００２２】ここで、最終的な平均硼素濃度が頂部層１
４のうちマスク層１５が被覆されていない部分で６×１
０１９ｃｍ−３よりも大きくなるように、硼素含有イオ
ンを用いた注入を行なう。しかし、マスク層１５の残存
部分はその下側の頂部層１４の部分がイオン注入に対し
て適切に保護されるのに充分厚肉とする。イオン注入後
、マスク層１５の残存部分も除去し、所望に応じ、イオ
ン注入された硼素をベーキングにより或る量まで減少さ
せる。
【００２３】次にアセンブリ全体をＫＯＨ溶液中で腐食
処理する。頂部層１４の硼素ドープ部分はこの処理中殆
ど腐食されない。これらの部分のエッチング抵抗は実際
にイオン注入の結果として５０倍以上に高まる。一方、
殆どドーピングされていない部分は腐食除去される為、
頂部層１４からエッチングマスク１０が自己整合的（自
己位置決め的）に形成される（図７参照）。
【００２４】このエッチングマスク１０を用いて、殆ど
ベース１１に達するまで下側の酸化珪素層１３をＣＨＦ
３及びＣＦ４　中で異方性腐食する。次にマスク１０を
除去し、使用するプラズマよりも珪素に対する選択腐食
度の可成り大きな弗化水素中での短時間での浸漬エッチ
ングによりベース１１を露出させ（図８参照）。このよ
うに酸化物層１３を２行程でエッチング処理することに
より、トランジスタの特性に悪影響を及ぼすような薄肉
ベース１１の腐食を防止することができる。このように
してベース接続体７の側部に沿って酸化珪素層１３から
形成されたスペーサ１３Ａは浸漬腐食後でもその高さ全
体に亘ってベース１１を横方向に有効に絶縁するのに充
分に幅広である。
【００２５】次に、アセンブリ全体をｎ型珪素層、この
場合多結晶珪素層で被覆し、マスキング及びエッチング
によりこの珪素層からベース１１の露出部分の領域にエ
ミッタ１６を形成する（図９参照）。トランジスタのエ
ミッタ１６及びベースは、本発明により完全に自己位置
決め法で予め設けたスペーサ１３Ａにより横方向で互い
に絶縁されている。
【００２６】次に、燐及び可能なら硼素をもドーピング
した比較的厚肉のガラス層１７で表面を被覆し、ベース
接続体７、エミッタ１６及びコレクタ接点領域５の領域
でこのガラス層１７に通常のようにして接点窓を形成す
る。次に、エミッタ１６、ベース１１及びコレクタ５に
アルミニウム接続電極１８を設ける。このようにして得
られた構造を図９に示す。
【００２７】第２実施例（図１０参照）　では、開始点
を、フィールド酸化物領域４が局部酸化により形成され
ているｎ型表面領域１９を有する珪素より成る半導体本
体とする。次に、気相堆積（ＣＶＤ）によりアセンブリ
全体の上に多結晶珪素層２１を設け、その後この多結晶
珪素層に硼素をドーピングする。次に多結晶珪素層２１
上にエッチングマスク２０を設ける。
【００２８】このエッチングマスク２０を用いて多結晶
珪素層２１を部分的に腐食除去する（図１１参照）　。 多結晶珪素層２１の残存部分はベース接続体２７を構成
する。ベース接続体２７がマスクされている間に珪素領
域１９の露出部分にＢＦ２＋イオンを用いたイオン注入
により硼素をドーピングする。次に、イオン注入された
不純物を熱処理で活性化し且つわずかに外方拡散させ、
これによりベース２２を形成する。更に熱処理中硼素が
ベース接続体２７から下側の珪素領域１９内に拡散し、
ここに比較的多量にドーピングされたベース接点領域２
８を形成する（図１１参照）　。
【００２９】次に、装置に約４００ｎｍ　の厚さの酸化
珪素ベース層２３及び珪素頂部層２４を順次に被覆する
（図１２参照）　。次に約１０００ｎｍの厚さのホトレ
ジストより成るマスク層２５をスピニング処理により設
け、これにより表面における高さの差をある程度平均化
し、その結果マスク層２５の厚さはベース接続体２７上
よりもベース２２上で厚くなる。
【００３０】本例では酸化珪素層２３及びベース接続体
２７を、酸化珪素層２３が実際に垂直な部分２３Ａを以
ってベース接続体２７に隣接するように設ける。次に、
マスク層２５をその表面２５′が前記の垂直な部分２３
Ａのレベルとなるまで腐食除去する（図１３参照）。
【００３１】次に、燐イオンを用いたイオン注入を行な
って珪素頂部層２４の露出部分のエッチング抵抗を増大
させ、マスク層２５の残存部分を除去した後、アセンブ
リ全体を低温度での酸化雰囲気にさらす。上記のイオン
注入は、約２×１０１６ｃｍ−２のドーズ量で行なう。 又、マスク層２５の残存部分は頂部層２４の下側部分を
イオン注入に対して有効に保護するのに充分に厚肉とし
、この下側部分に全く或いは殆ど燐がドーピングされな
いようにする。
【００３２】燐をドーピングすることにより頂部層の部
分２４Ａの酸化速度を可成り速める。酸化中、頂部層の
燐ドープ部分は酸化物に変換される。一方、燐が全く或
いは殆どドーピングされない頂部層の部分２４Ｂ上には
可成り薄肉の酸化物層が形成されるも、この薄肉の酸化
物層は後に弗化水素を用いた短時間のエッチング処理に
より除去する。このようにして図１４の構造が得られる
。
【００３３】本発明による本例の方法では、マスク層２
５を酸化珪素層２３の湾曲部分２３Ｂを越えるところま
で腐食除去する為、マスク層２５の腐食除去に際しての
偶発的な変動が、燐がドーピングされ次に酸化された頂
部層の部分２４Ｂの幅、従って形成すべきスペーサの幅
に影響を及ぼすのを回避しうる。その結果、スペーサを
極めて正確に規程された幅で設けることができる。従っ
て、形成すべきエミッタから比較的高ドープのベース接
点領域２８までの距離を正確に調整できる。このことは
トランジスタの特性及び製造方法の再現性にとって有利
である。
【００３４】頂部層の非酸化露出部分２４Ｂは乾式ＣＣ
ｌ２及びＣｌ２　プラズマ中で除去する（図１５参照）
　。頂部層の酸化部分はこのようなエッチング処理に対
し約１０倍耐えるようになる為、この酸化部分は殆ど腐
食されない。頂部層の酸化部分２４Ａは、次に下側の酸
化珪素層２３を腐食するのに用いるエッチングマスクを
構成する。この場合、酸化珪素層２３を腐食する前に、
頂部層のまだ酸化されていない部分２４Ｂを酸化するた
めに短時間の酸化を行なう。しかし、この工程は所望に
応じ省略することもできる。
【００３５】次に酸化珪素層２３をＣＨＦ３及びＣＦ４
　プラズマ中で異方性腐食する。これによりまず最初ベ
ース接続体上に位置するマスク２４Ａのみが腐食される
為、酸化珪素層２３の下側部分が保護される。腐食処理
は、ベース２２に到達し図１６の構造が得られるまで継
続する。従って、酸化珪素のスペーサ２６がベース接続
体２７の内側縁部に沿って完全に自己位置決め的に形成
される。
【００３６】次に、表面全体上に、砒素を比較的多量に
ドーピングした珪素層を設け、この珪素層からベース上
のマスキング及び腐食によりエミッタ接続体２９を形成
する。次に加熱工程を行なって砒素をエミッタ接続体か
らベース２２内に拡散し、エミッタ３２を形成する。
【００３７】次にアセンブリ全体上に、例えば燐及び可
能なら硼素をドーピングしたガラスより成る比較的厚肉
の表面安定化層３０を被覆し、この層３０に接点窓を形
成した後、ベース接続体２７及びエミッタ接続体２９上
にアルミニウム接点３１を設ける。この構造を図１８に
示す。
【００３８】本発明を２つの実施例のみに対して上述し
たが、本発明はこれらの実施例に限定されず、幾多の変
更を加えうること勿論である。
【００３９】上述した実施例では、第１材料のベース層
及びこれとは異なる第２材料の頂部層を有する第２層を
用いたが、本発明は厚さ全体に亘って同じ材料より成る
第２層の場合にも用いることができる。例えば第２層に
対し珪素層を用いる場合には、本発明によりこの層から
完全に自己位置決め法で珪素のスペーサを形成すること
ができる。
【００４０】更に、マスク層に対してはホトレジストの
代わりに他の適切な材料、例えばＴＥＯＳ（テトラエチ
ルオルトシリケート）から形成した酸化珪素又は燐ガラ
スを用いることができる。
【００４１】更に、本発明はバイポーラ半導体装置の製
造方法に限定されず、ＭＯＳトランジスタを有し、可能
ならば同一装置中でバイポーラトランジスタと組合わせ
た半導体装置の製造に用いても有利である。
【図面の簡単な説明】
【図１】本発明による方法の第１実施例の一工程を示す
断面図である。
【図２】同じくその他の工程を示す断面図である。
【図３】同じくその更に他の工程を示す断面図である。
【図４】同じくその更に他の工程及び変形工程を示す断
面図である。
【図５】同じくその更に他の工程を示す断面図である。
【図６】同じくその更に他の工程を示す断面図である。
【図７】同じくその更に他の工程を示す断面図である。
【図８】同じくその更に他の工程を示す断面図である。
【図９】同じくその更に他の工程を示す断面図である。
【図１０】本発明による方法の第２実施例の一工程を示
す断面図である。
【図１１】同じくその他の工程を示す断面図である。
【図１２】同じくその更に他の工程を示す断面図である
。
【図１３】同じくその更に他の工程を示す断面図である
。
【図１４】同じくその更に他の工程を示す断面図である
。
【図１５】同じくその更に他の工程を示す断面図である
。
【図１６】同じくその更に他の工程を示す断面図である
。
【図１７】同じくその更に他の工程を示す断面図である
。
【図１８】同じくその更に他の工程を示す断面図である
。
【符号の説明】
１　　基板 ２　　珪素層（エピタキシアル層） ２Ａ　　活性領域 ３　　埋め込み層 ４　　フィールド酸化物領域 ５　　コレクタ接点領域 ６　　酸化珪素層 ７　　多結晶珪素層（ベース接続体） ７Ａ　　スペーサ ８　　エッチングマスク ９　　窒化珪素層 １０　　エッチングマスク １１　　ベース １３　　ベース層（酸化珪素層） １４　　頂部層 １５　　マスク層（ホトレジスト層） １６　　エミッタ １７　　ガラス層 １８　　アルミニウム接続電極 １９　　表面領域（珪素領域） ２０　　エッチングマスク ２１　　多結晶珪素層 ２２　　ベース ２３　　ベース層（酸化珪素層） ２４　　頂部層 ２５　　マスク層（ホトレジスト層） ２６　　スペーサ ２７　　ベース接続体 ２８　　ベース接点領域 ２９　　エミッタ接続体 ３０　　表面安定化層 ３１　　アルミニウム接点 ３２　　エミッタ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】　　半導体本体の表面上に第１層の層部分
    を形成し、このアセンブリの全体上に、スペーサを形成
    する第２層を被覆し、前記の層部分上よりもこの層部分
    に隣接する個所の方が厚肉となっているマスク層を用い
    て、前記の層部分と形成すべきスペーサとの上に位置す
    る第２層の一部分、少なくともその頂部層においてエッ
    チング抵抗を高める処理を行ない、この処理を行なわな
    かった第２層の部分をこの処理を行なった部分に対して
    選択的に腐食除去してスペーサを形成する半導体装置の
    製造方法において、前記の処理を行なう前に、前記の層
    部分と形成すべきスペーサとの上に位置する第２層の部
    分の領域におけるマスク層が少なくとも殆ど完全に消滅
    するまでマスク層を少なくとも殆どその全表面に亘って
    腐食除去するも、前記の領域に隣接する領域ではマスク
    層の下側の第２層の部分が前記の処理に対して保護され
    るのに充分厚肉にマスク層を残存させることを特徴とす
    る半導体装置の製造方法。
  2. 【請求項２】　　請求項１に記載の半導体装置の製造方
    法において、前記の層部分及び第２層は、第２層が実際
    上その垂直部分で前記の層部分の縁部に隣接するように
    設け、前記のマスク層はその表面が第２層の垂直部分の
    位置レベルとなるまで腐食除去することを特徴とする半
    導体装置の製造方法。
  3. 【請求項３】　　請求項１又は２に記載の半導体装置の
    製造方法において、第２層を形成する為に、まず最初に
    第１材料の基部層を、次に第１材料とは異なる第２材料
    の頂部層を設けることを特徴とする半導体装置の製造方
    法。
  4. 【請求項４】　　請求項１〜３のいずれか一項に記載の
    半導体装置の製造方法において、マスク層としてホトレ
    ジスト層を用いることを特徴とする半導体装置の製造方
    法。
  5. 【請求項５】　　請求項１〜４のいずれか一項に記載の
    半導体装置の製造方法において、頂部層が珪素を有し、
    エッチングマスクを形成する為に、硼素含有イオンを頂
    部層の露出部分に導入し、硼素イオンが少なくとも殆ど
    ドーピングされない部分をドーピングされた部分に対し
    て選択的に腐食除去することを特徴とする半導体装置の
    製造方法。
  6. 【請求項６】　　請求項１〜５のいずれか一項に記載の
    半導体装置の製造方法において、第２層には酸化可能な
    頂部層を設け、エッチングマスクを形成する為に頂部層
    の酸化速度をその露出部分において速め、頂部層を酸化
    用の雰囲気にさらし、頂部層の少なくとも酸化程度の小
    さい部分を酸化程度の大きい部分に対して腐食除去する
    ことを特徴とする半導体装置の製造方法。
  7. 【請求項７】　　請求項１〜６のいずれか一項に記載の
    半導体装置の製造方法において、バイポーラトランジス
    タのベースを第１層から形成し、第２層に対し電気絶縁
    材料を用い、ベースをトランジスタのエミッタから分離
    する為に第２層からスペーサを形成することを特徴とす
    る半導体装置の製造方法。
  8. 【請求項８】　　請求項７に記載の半導体装置の製造方
    法において、第２層を設ける前に接続体の縁部に沿って
    珪素より成る他のスペーサを形成し、この他のスペーサ
    に保護層を被覆し、ベースを堆積することを特徴とする
    半導体装置の製造方法。
JP4004953A 1991-01-14 1992-01-14 半導体装置の製造方法 Expired - Lifetime JP2554222B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9100062A NL9100062A (nl) 1991-01-14 1991-01-14 Werkwijze ter vervaardiging van een halfgeleiderinrichting.
NL9100062 1991-01-14

Publications (2)

Publication Number Publication Date
JPH04296027A true JPH04296027A (ja) 1992-10-20
JP2554222B2 JP2554222B2 (ja) 1996-11-13

Family

ID=19858725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4004953A Expired - Lifetime JP2554222B2 (ja) 1991-01-14 1992-01-14 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5268313A (ja)
EP (1) EP0498475A3 (ja)
JP (1) JP2554222B2 (ja)
NL (1) NL9100062A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2855919B2 (ja) * 1991-10-24 1999-02-10 日本電気株式会社 半導体装置およびその製造方法
US6784467B1 (en) 2002-08-13 2004-08-31 Newport Fab, Llc Method for fabricating a self-aligned bipolar transistor and related structure
US7585424B2 (en) * 2005-01-18 2009-09-08 Hewlett-Packard Development Company, L.P. Pattern reversal process for self aligned imprint lithography and device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61129832A (ja) * 1984-11-29 1986-06-17 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3129558A1 (de) * 1980-07-28 1982-03-18 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zur herstellung einer integrierten halbleiterschaltung
JPS5866358A (ja) * 1981-05-12 1983-04-20 Nec Corp 半導体装置の製法
JPS6024059A (ja) * 1983-07-19 1985-02-06 Sony Corp 半導体装置の製造方法
NL8402856A (nl) * 1984-09-18 1986-04-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
DE3825701A1 (de) * 1987-07-29 1989-02-09 Toshiba Kawasaki Kk Verfahren zur herstellung eines bipolaren transistors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61129832A (ja) * 1984-11-29 1986-06-17 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
NL9100062A (nl) 1992-08-03
JP2554222B2 (ja) 1996-11-13
US5268313A (en) 1993-12-07
EP0498475A2 (en) 1992-08-12
EP0498475A3 (en) 1994-06-01

Similar Documents

Publication Publication Date Title
JP4173629B2 (ja) シリコンカーバイドに設けた自己整合パワー電界効果トランジスタ
JPH11508087A (ja) 半導体装置とその製造方法
EP0052198B1 (en) Method of manufacturing semiconductor devices using self-alignment techniques
KR870006673A (ko) 자기정열된 쌍극성트랜지스터 구조의 제조공정
KR950012749A (ko) 반도체 장치와 그 제조방법
EP0144762A1 (en) Methods for forming closely spaced openings and for making contacts to semiconductor device surfaces
JPS6123657B2 (ja)
JPH04296027A (ja) 半導体装置の製造方法
JPH07183248A (ja) 半導体装置の製造方法
KR0175367B1 (ko) 반도체 장치 및 그 제조 방법
KR100733733B1 (ko) 반도체 장치 형성 방법
JPS6252950B2 (ja)
JP2002164537A (ja) 半導体装置及びその製造方法
US7071111B2 (en) Sealed nitride layer for integrated circuits
US5893743A (en) Process of fabricating semiconductor device
RU2107972C1 (ru) Способ изготовления биполярных планарных n-p-n-транзисторов
JPS6220711B2 (ja)
JPH06505127A (ja) バイポーラトランジスタ構造及びその製造方法
JP3415690B2 (ja) 半導体装置の製造方法
JP3146490B2 (ja) 半導体装置の製造方法
JPH06196707A (ja) 縦型絶縁ゲート型トランジスタの製法
KR100192980B1 (ko) 고속 바이폴라 트랜지스터 및 그 제조방법
KR0137580B1 (ko) 자기정렬 쌍극자 트랜지스터의 제조방법
JPH1126472A (ja) 半導体装置及びその製造方法
KR0135387B1 (ko) 바이폴라 트랜지스터 제조방법