JPH04297911A - カード誤挿入検出回路 - Google Patents
カード誤挿入検出回路Info
- Publication number
- JPH04297911A JPH04297911A JP3062302A JP6230291A JPH04297911A JP H04297911 A JPH04297911 A JP H04297911A JP 3062302 A JP3062302 A JP 3062302A JP 6230291 A JP6230291 A JP 6230291A JP H04297911 A JPH04297911 A JP H04297911A
- Authority
- JP
- Japan
- Prior art keywords
- register
- card
- slot
- location
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003780 insertion Methods 0.000 title abstract description 16
- 230000037431 insertion Effects 0.000 title abstract description 16
- 238000001514 detection method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000003745 diagnosis Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、情報機器に内蔵される
カードとそのカードを実装するバックボードへのカード
の挿入に関し、特にカードの誤挿入を検出する検出回路
に関する。
カードとそのカードを実装するバックボードへのカード
の挿入に関し、特にカードの誤挿入を検出する検出回路
に関する。
【０００２】
【従来の技術】カードを実装するバックボードを有する
ケージ及びロケーションを示すロケーション（以降、Ｉ
Ｄと呼ぶ）部のピンアサインについて図面を参照して説
明する。
ケージ及びロケーションを示すロケーション（以降、Ｉ
Ｄと呼ぶ）部のピンアサインについて図面を参照して説
明する。
【０００３】図２はカードを実装するケージを示す図、
図３は図２のＣスロットのＩＤ部のピンアサイン図であ
る。
図３は図２のＣスロットのＩＤ部のピンアサイン図であ
る。
【０００４】図２において、バックボード１は、スロッ
トＡ〜Ｍに分かれており、各ロケーションの同じピンア
サイン位置に個別のＩＤ番号００〜０Ｃを有している。
トＡ〜Ｍに分かれており、各ロケーションの同じピンア
サイン位置に個別のＩＤ番号００〜０Ｃを有している。
【０００５】図３において、各スロットとも８ピンで構
成されている。
成されている。
【０００６】ここで、従来のカード誤挿入検出回路では
、バックボード１にロケーションを示すピンが各スロッ
トごとに存在し、システム立上げ時の初期診断でカード
がこのピンの値を読み取る、すなわち、電源投入と同時
にＶｃｃ部は“１”、ＧＮＤ部は“０”の値になり、カ
ードはこのＩＤ値を読み取る。そして、各々のカードが
どのスロットに挿入されているかを確認するようになっ
ている。
、バックボード１にロケーションを示すピンが各スロッ
トごとに存在し、システム立上げ時の初期診断でカード
がこのピンの値を読み取る、すなわち、電源投入と同時
にＶｃｃ部は“１”、ＧＮＤ部は“０”の値になり、カ
ードはこのＩＤ値を読み取る。そして、各々のカードが
どのスロットに挿入されているかを確認するようになっ
ている。
【０００７】ここで、図３の場合は、ＩＤ部２の上段は
“００００”、下段は“００１０”でＩＤ番号が０２で
あることを示している。
“００００”、下段は“００１０”でＩＤ番号が０２で
あることを示している。
【０００８】
【発明が解決しようとする課題】上述したようにカード
誤挿入検出回路は、バックボード上のピンでカードがス
ロット番号を認識する方法をとっているので、カードを
規定以外のスロットに誤挿入した場合、カードが誤スロ
ット番号を認識してしまい、誤挿入を検出するのに時間
がかかるという欠点がある。
誤挿入検出回路は、バックボード上のピンでカードがス
ロット番号を認識する方法をとっているので、カードを
規定以外のスロットに誤挿入した場合、カードが誤スロ
ット番号を認識してしまい、誤挿入を検出するのに時間
がかかるという欠点がある。
【０００９】本発明の目的は、カードを実装するスロッ
トのバックボード上のＩＤ番号と実装されるべきスロッ
トのＩＤ番号とを比較する手段を有することにより、上
記の欠点を解消し、カードの誤挿入を早期に発見できる
カード誤挿入検出回路を提供することにある。
トのバックボード上のＩＤ番号と実装されるべきスロッ
トのＩＤ番号とを比較する手段を有することにより、上
記の欠点を解消し、カードの誤挿入を早期に発見できる
カード誤挿入検出回路を提供することにある。
【００１０】
【課題を解決するための手段】本発明のカード誤挿入検
出回路は、カードを挿入する各スロットのバックボード
上のロケーションを示す第一のロケーション番号と、第
一のロケーション番号を格納する第一のレジスタと実装
されるべきスロットのロケーションを示す第二のロケー
ション番号が格納された第二のレジスタと第一のロケー
ション番号を第一のレジスタに格納するよう制御する制
御部とを備えたカードと、カードの第一のレジスタの内
容を読み出し格納する第三のレジスタとカードの第二の
レジスタの内容を読み出し格納する第四のレジスタと第
三のレジスタと第四のレジスタの内容を比較するコンパ
レータとカードの制御部への指示および第三のレジスタ
と第四のレジスタとコンパレータとを制御するマイクロ
プロセッサとを備えた診断プロセッサとを有している。
出回路は、カードを挿入する各スロットのバックボード
上のロケーションを示す第一のロケーション番号と、第
一のロケーション番号を格納する第一のレジスタと実装
されるべきスロットのロケーションを示す第二のロケー
ション番号が格納された第二のレジスタと第一のロケー
ション番号を第一のレジスタに格納するよう制御する制
御部とを備えたカードと、カードの第一のレジスタの内
容を読み出し格納する第三のレジスタとカードの第二の
レジスタの内容を読み出し格納する第四のレジスタと第
三のレジスタと第四のレジスタの内容を比較するコンパ
レータとカードの制御部への指示および第三のレジスタ
と第四のレジスタとコンパレータとを制御するマイクロ
プロセッサとを備えた診断プロセッサとを有している。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１２】図１は本発明の一実施例のカード誤挿入検
出回路のブロック図、図２はカードを実装するケージを
示す図、図３は図２のＣスロットのＩＤ部のピンアサイ
ン図である。
出回路のブロック図、図２はカードを実装するケージを
示す図、図３は図２のＣスロットのＩＤ部のピンアサイ
ン図である。
【００１３】従来の技術の項で説明したように、図２、
図３において、バックボード１は、スロットＡ〜Ｍに分
かれており、各ロケーションの同じピンアサイン位置に
個別のＩＤ番号００〜０Ｃを有しており、各スロットと
も８ピンで構成されている。そして、図３のＩＤ番号は
０２であることを示している。
図３において、バックボード１は、スロットＡ〜Ｍに分
かれており、各ロケーションの同じピンアサイン位置に
個別のＩＤ番号００〜０Ｃを有しており、各スロットと
も８ピンで構成されている。そして、図３のＩＤ番号は
０２であることを示している。
【００１４】図１において、本実施例のカード誤挿入検
出回路は、バックボード１上のＩＤ部２と、レジスタａ
３、レジスタｂ４、制御部５とからなるカードＡ〜Ｍと
、レジスタｃ６，ｄ７、コンパレータ８、ＭＰＵ９から
なる診断プロセッサとから構成されている。
出回路は、バックボード１上のＩＤ部２と、レジスタａ
３、レジスタｂ４、制御部５とからなるカードＡ〜Ｍと
、レジスタｃ６，ｄ７、コンパレータ８、ＭＰＵ９から
なる診断プロセッサとから構成されている。
【００１５】ここで、ＩＤ部２は、各スロットのバック
ボード１にアサインされるＩＤ番号を示しており、各カ
ードＡ〜Ｍは、バックボード１のＩＤ番号を格納するレ
ジスタａ３と実装されるべきスロットのＩＤ番号が格納
されたレジスタｂ４と制御部５とを有している。また、
診断プロセッサは、レジスタａ３，ｂ４の内容を読み出
し格納するためのレジスタｃ６，ｄ７とこの値を比較す
るためのコンパレータ８とこれらを制御するＭＰＵ９か
ら構成されている。
ボード１にアサインされるＩＤ番号を示しており、各カ
ードＡ〜Ｍは、バックボード１のＩＤ番号を格納するレ
ジスタａ３と実装されるべきスロットのＩＤ番号が格納
されたレジスタｂ４と制御部５とを有している。また、
診断プロセッサは、レジスタａ３，ｂ４の内容を読み出
し格納するためのレジスタｃ６，ｄ７とこの値を比較す
るためのコンパレータ８とこれらを制御するＭＰＵ９か
ら構成されている。
【００１６】システム立上げ時の初期診断で、診断プロ
セッサのＭＰＵ９のコマンドによりカードＡの制御部５
は、バックボード１のＩＤ番号の内容をロードし、レジ
スタａ３に格納する。そして、ＭＰＵ９によりレジスタ
ａ３の内容は、診断バスを通して診断プロセッサのレジ
スタｃ６に格納される。
セッサのＭＰＵ９のコマンドによりカードＡの制御部５
は、バックボード１のＩＤ番号の内容をロードし、レジ
スタａ３に格納する。そして、ＭＰＵ９によりレジスタ
ａ３の内容は、診断バスを通して診断プロセッサのレジ
スタｃ６に格納される。
【００１７】次に、実装されるべきスロットのＩＤ番号
が格納されているレジスタｂ４の内容を読み出し、診断
バスを通して診断プロセッサのレジスタｄ７に格納する
。
が格納されているレジスタｂ４の内容を読み出し、診断
バスを通して診断プロセッサのレジスタｄ７に格納する
。
【００１８】診断プロセッサは、ＭＰＵ９によりレジス
タｃ６とｄ７の内容をコンパレータ８によって比較し、
イコールでない場合、カード誤挿入を通報する。
タｃ６とｄ７の内容をコンパレータ８によって比較し、
イコールでない場合、カード誤挿入を通報する。
【００１９】同様の動作をカードＢ〜Ｍまで行う。
【００２０】
【発明の効果】以上説明したように、本発明のカード誤
挿入検出回路は、カードを実装するスロットのバックボ
ード上のＩＤ番号と実装されるべきスロットのＩＤ番号
とを比較する手段を有することにより、カードの誤挿入
を早期に発見できるという効果がある。
挿入検出回路は、カードを実装するスロットのバックボ
ード上のＩＤ番号と実装されるべきスロットのＩＤ番号
とを比較する手段を有することにより、カードの誤挿入
を早期に発見できるという効果がある。
【図１】本発明の一実施例のカード誤挿入検出回路のブ
ロック図である。
ロック図である。
【図２】カードを実装するケージを示す図である。
【図３】図２のＣスロットのＩＤ部のピンアサイン図で
ある。
ある。
１ バックボード
２ ＩＤ部
３ レジスタａ
４ レジスタｂ
５ 制御部
６ レジスタｃ
７ レジスタｄ
８ コンパレータ
９ ＭＰＵ
Claims (1)
- 【請求項１】 カードを挿入する各スロットのバック
ボード上のロケーションを示す第一のロケーション番号
と、前記第一のロケーション番号を格納する第一のレジ
スタと実装されるべきスロットのロケーションを示す第
二のロケーション番号が格納された第二のレジスタと前
記第一のロケーション番号を前記第一のレジスタに格納
するよう制御する制御部とを備えたカードと、前記カー
ドの第一のレジスタの内容を読み出し格納する第三のレ
ジスタと前記カードの第二のレジスタの内容を読み出し
格納する第四のレジスタと前記第三のレジスタと前記第
四のレジスタの内容を比較するコンパレータと前記カー
ドの制御部への指示および前記第三のレジスタと前記第
四のレジスタと前記コンパレータとを制御するマイクロ
プロセッサとを備えた診断プロセッサとを有することを
特徴とするカード誤挿入検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062302A JPH04297911A (ja) | 1991-03-27 | 1991-03-27 | カード誤挿入検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062302A JPH04297911A (ja) | 1991-03-27 | 1991-03-27 | カード誤挿入検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04297911A true JPH04297911A (ja) | 1992-10-21 |
Family
ID=13196204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3062302A Pending JPH04297911A (ja) | 1991-03-27 | 1991-03-27 | カード誤挿入検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04297911A (ja) |
-
1991
- 1991-03-27 JP JP3062302A patent/JPH04297911A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| PT95080A (pt) | Aparelho e processo para impedir o acesso nao autorizado ao bios (basic input/output system-sistema de entrada/saida basic)num sistema de computador pessoal | |
| AU635550B2 (en) | An apparatus and method for decreasing the memory requirements for bios in a personal computer system | |
| EP0419004A2 (en) | Computer system with program loading apparatus and loading method | |
| JPH0528852B2 (ja) | ||
| JPH04297911A (ja) | カード誤挿入検出回路 | |
| CN114860324B (zh) | 一种基于Linux的以太网phy内核驱动验证方法 | |
| JPS61220030A (ja) | ソフトウエア識別方式 | |
| JP2503980B2 (ja) | メモリ診断回路 | |
| JPH01154228A (ja) | ファームウェア制御方式 | |
| JPH04102399A (ja) | パッケージ誤挿入検出方式 | |
| JPS628831B2 (ja) | ||
| KR920004362B1 (ko) | Ic카드 착탈감지신호의 발생회로 | |
| JPS6288047A (ja) | インタフエ−ス制御装置 | |
| JPH0814779B2 (ja) | 演算制御装置の初期化方法 | |
| EP0031498A2 (en) | Digital data processing system including means for verifying data transferred from a non-volatile to a volatile store | |
| JPH03192425A (ja) | デイスク駆動装置 | |
| JPH01106144A (ja) | マイクロコンピュータシステム | |
| JPH0793505A (ja) | 計数積算装置 | |
| JPH0645775A (ja) | プリントカード誤挿入防止装置 | |
| JPH0212326A (ja) | ディスク制御装置 | |
| JPS61204648A (ja) | 自己診断機能付き複写機 | |
| KR20010060486A (ko) | Ｐｐｃ 메인 메모리 자가 진단 장치 및 방법 | |
| JPS63298549A (ja) | メモリ装置 | |
| JPS58103040A (ja) | マイクロプログラム制御装置 | |
| JPS6219912A (ja) | シ−ケンス演算制御装置 |